計(jì)算機(jī)組成原理第八章輸入輸出系統(tǒng)三課件-在線瀏覽
2024-11-05 20:06本頁面
【正文】 傳輸線 ① 系統(tǒng)總線 內(nèi)存 CPU MAR MDR 中斷機(jī)構(gòu) 控制 /狀態(tài)邏輯 內(nèi)存地址計(jì)數(shù)器 字計(jì)數(shù)器 數(shù)據(jù)緩沖寄存器 設(shè)備選擇 0 1 DMA請求 標(biāo)志 HOLD HLDA ⑤ ⑥ DMA響應(yīng) DMA請求 ④ ⑦ ⑧ +1 +1 ⑨ 溢出信號 ⑩ 中斷請求 地址線 ⑧ 數(shù)據(jù)線 設(shè)備控制器 設(shè) 備 數(shù)據(jù) ③ ③ 一個字傳送 結(jié)束信號 ②啟動設(shè)備 簡單的 DMA控制器組成框圖 二、 DMA數(shù)據(jù)傳送過程（周期挪用方式） ?（參看 ） DMA請求 DMA響應(yīng) 發(fā)送內(nèi)存地址 傳送一個字?jǐn)?shù)據(jù) 檢測傳送 是否結(jié)束？ 歸還總線使用權(quán) 修改地址指針和字計(jì)數(shù)器 是 否 DMA傳送數(shù)據(jù)的流程圖 開始 傳送前預(yù)處理 數(shù)據(jù)傳送 傳送后處理 結(jié)束 DMA傳送 DMA傳送前的預(yù)處理 ? CPU用程序?yàn)?DMA傳送做準(zhǔn)備 —— （中斷初始化及）對 DMAC的初始化： （ 1）設(shè)備地址 →DAR （ 設(shè)備地址寄存器） （ 2）內(nèi)存中 DMA緩沖區(qū)首地址 → 內(nèi)存地址計(jì)數(shù)器 （ 3）傳送數(shù)據(jù)的字?jǐn)?shù) → 字計(jì)數(shù)器 （ 4）啟動設(shè)備 DMA數(shù)據(jù)傳送 ? DMA控制器代替 CPU管理 I/O設(shè)備進(jìn)行數(shù)據(jù)傳送：（以輸入過程為例） （ 1）輸入設(shè)備送一個字到 DMA控制器的數(shù)據(jù)緩沖寄存器，同時設(shè)備控制器以 READY信號置 DMA控制器中 DMA請求觸發(fā)器為 1； （ 2） CPU響應(yīng) DMA請求并在 CPU當(dāng)前存儲周期結(jié)束后，由 DMA占用下一個存儲周期（ —— 叫做 DMA周期） 進(jìn)行寫操作： 1） （內(nèi)存地址計(jì)數(shù)器） →MAR ； 2）（接口數(shù)據(jù)緩沖寄存器） →MDR ； 3）發(fā)出 “ 寫內(nèi)存 ”命令； ?（ 3）在 DMA控制狀態(tài)邏輯的控制下執(zhí)行三個操作： 存儲 周期 存儲器時序 DMA請求 CPU DMA 周期 熱啟動 1）（字計(jì)數(shù)器） +1→ 字計(jì)數(shù)器； 2）清 DMA請求標(biāo)志觸發(fā)器； 3） （內(nèi)存地址計(jì)數(shù)器）
電大資料相關(guān)推薦
鄂ICP備17016276號-1