本科畢業(yè)設(shè)計(jì)中期檢查報(bào)告-在線瀏覽
2024-09-13 04:59本頁面
【正文】 升沿通過時(shí)Q端才被置1，與此同時(shí)，將同時(shí)啟動(dòng)計(jì)數(shù)器BZH和TF，進(jìn)入計(jì)數(shù)允許周期。當(dāng)T秒后，預(yù)置門信號被單片機(jī)置為低電平，才通過D觸發(fā)器將這兩個(gè)計(jì)數(shù)器同時(shí)關(guān)閉。設(shè)在一次預(yù)置門時(shí)間T中被測信號的計(jì)數(shù)為Nx，對標(biāo)準(zhǔn)頻率信號的計(jì)數(shù)值Ns，則下式成立：Fx/Nx=Fs/Ns，最后通過控制SEl選擇信號和64位至8位的多路選擇器MUX648，將計(jì)數(shù)器BHZ和TF中得2位數(shù)據(jù)8次讀入單片機(jī)并按上市進(jìn)行計(jì)算和顯示結(jié)果 starMUX64—8SEL[2..0] BZHBENABCLK BZQ[31..0]CLR 100MHz標(biāo)準(zhǔn)頻率信號BCLKD QCLR 預(yù)置門控信號 被測頻率TCLK TFENATCLK TSQ [31..0]CLR Data[7..0]清零信號CLR 數(shù)據(jù)輸出通道選擇 SEL[2..0] 等精度頻率計(jì)主控結(jié)構(gòu) 完成單片機(jī)模塊及了解SOC系統(tǒng) 單片機(jī)用于控制FPGA的測頻操作和讀取數(shù)據(jù)，并作出相應(yīng)數(shù)據(jù)處理。管腳連接方式1） 單片機(jī)的P0口接8位數(shù)據(jù)DATA[7..0],負(fù)責(zé)讀取測頻數(shù)據(jù)。3） EEND的功能與START基本相同，當(dāng)其由低電平變成高電平時(shí)指示脈寬計(jì)數(shù)結(jié)束。當(dāng)SEL分別為“000”，“001”“010”“011”時(shí)，由低8位到高8位讀出標(biāo)準(zhǔn)頻率計(jì)數(shù)值；當(dāng)SEL分別為“100”，“101”
法律信息相關(guān)推薦
鄂ICP備17016276號-1