第六章輸入輸出接口-在線瀏覽
2024-09-11 13:21本頁面
【正文】 響應(yīng) DMA的工作流程 DMAC發(fā)存儲器地址 在總線上傳送數(shù)據(jù) 傳送結(jié)束？ 修改地址指針 DMA結(jié)束，交還總線權(quán) CPU允許釋放總線，向 DMAC發(fā)出總線應(yīng)答信號 HLDA DMAC向 CPU發(fā)總線申請 HOLD Y N DMAC的結(jié)構(gòu) 數(shù)據(jù) 端口 狀態(tài) / 控制 端口 DMA 控制器 地址寄存器 計 數(shù) 器 控制 / 狀態(tài)寄存器 C P U 存 儲 器 數(shù)據(jù)緩沖 寄存器 DMA 請求 觸發(fā)器 輸 入 設(shè) 備 DMA 響應(yīng) Ready DMA 請求 HOLD HLDA DMA操作的基本方法 ? 周期挪用 ：挪用 CPU不訪問存儲器的周期 ? 不影響或減慢 CPU的操作 ? 不易識別可被挪用的周期，硬件電路復(fù)雜，數(shù)據(jù)傳送不連貫、不規(guī)則 ? 周期擴(kuò)展 ：延長 CPU的時鐘周期 ? CPU在加寬了的周期內(nèi)不會進(jìn)行下一步操作，正好用來進(jìn)行 DMA ? 降低 CPU的處理速度 ? CPU停機(jī) ： 最簡單也是最常用的 DMA傳送方式 ? 迫使 CPU讓出總線控制權(quán)，整個 DMA期間， CPU都一直處于空閑狀態(tài) ? 會降低 CPU的利用率，并可能影響到 CPU對中斷的響應(yīng)和 DRAM刷新 DMAC必須具備的功能 ?向 CPU發(fā)出總線請求 信號 HOLD。 ?有 尋址功能 ， 對存儲器及 I/O尋址并修改地址 ?具有 控制邏輯 ， 能發(fā)出讀 /寫控制信號 。 ?發(fā)出 DMA結(jié)束信號，使 CPU恢復(fù)正常 工作狀態(tài) I/O指令和 I/O地址譯碼 ?為了區(qū)分接口電路的各個寄存器，系統(tǒng)為它們各自分配了一個地址，稱為I/O端口地址 ，以便對它們進(jìn)行尋址并與存儲器地址相區(qū)別 ?I/O端口有 兩種編址方式 ： 存儲器映像方式、 I/O獨(dú)立編址方式 存儲器映像編址 ?指 I/O端口與存儲器 共享 一個尋址空間，又稱為 統(tǒng)一編址 。 ?優(yōu)點(diǎn) ：對 I/O口的訪問靈活方便，有利于提高端口數(shù)據(jù)的處理能力。 I/O獨(dú)立編址（一） ? 指主存地址空間和 I/O端口地址空間相互獨(dú)立，分別編址 。 ? IBM系列采用非完全譯碼方式，即只考慮了低 10位地址線 A0A9， I/O端口地址范圍是0000H03FFH， 總共只有 1024個端口 ? 80386微處理器或此后的微處理器構(gòu)成的微機(jī)系統(tǒng)，采用全譯碼的方法，端口為 64K個字節(jié)端口或 32K個字端口 I/O端口地址選用的原則 ? 自行設(shè)計接口電路或給微機(jī)系統(tǒng)添加接口卡時，必須避免端口地址發(fā)生沖突 ? 申明保留的地址，不要使用 ? 用戶可使用 300H31FH地址 I/O端口的地址譯碼 ? 將來自地址總線上的地址代碼翻譯成為所需要訪問的端口 ? I/O端口地址譯碼電路結(jié)構(gòu) ? 譯碼電路的輸入信號 ? 地址信號 ：由地址范圍決定 ? 控制信號 ：數(shù)據(jù)流向（讀 /寫）、數(shù)據(jù)寬度（ 8位 /16位）、是否采用奇 /偶地址和 DMA傳送方式 ? 譯碼電路的輸出信號：接口芯片的 片選信號 ? 端口的讀寫控制：輸入需要緩沖， 輸出需要鎖存 輸入緩沖電路 ?當(dāng)讀有效時，才將緩沖器中的三態(tài)門打開，使外設(shè)的數(shù)據(jù)進(jìn)入系統(tǒng)的數(shù)據(jù)總線 ?其它時間，三態(tài)門處于高阻狀態(tài)，不影響總線上的其它操作 微處理 器系統(tǒng) 外部輸 入設(shè)備 A 0 B 0 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A 5 B 5 A 6 B 6 A 7 B 7 E DIR 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 1 19 譯碼 片選 IOR DIR=1 ， A → B DIR=0 ， B → A 74LS245 輸出鎖存 ? 選中鎖存器時，總線上的數(shù)據(jù)才能進(jìn)入鎖存器 ? 此后不管總線上的數(shù)據(jù)（鎖存器輸入端）如何變化，只要沒有再次使鎖存器的信號有效，鎖存器的輸出端就一直保持原來鎖存的信息不變。 A 10 A 9 A 8 74L S30 A 6 A 5 A 4 AEN A 1 A 3 A 14 A 13 amp。 A 11 A 0 ≥ 1 74LS20 74LS04 ≥ 1 ≥ 1 1 R 77AH ≥ IOR 讀 /寫操作 77AH端口地址的譯碼電路 IOW W 77AH amp。 A 15 A 12 A 7 A 2 amp。 A 11 A 8 A 14 A 13 amp。 A5 A3 A4 A 15 A 14 A 13 A 11 A 10 ≥ 1 ≥ 1 ≥ 1 74LS32 CC A 6 A 7 A 8 A 9 V A 0 A 1 A 2 I A=B 74LS85 A 3 B 0 B 1 B 2 B 3 I AB I AB O AB O AB O A=B DIP S 0 S 1 S 2 S 3 V CC 可編程邏輯器件作譯碼電路 ? 可編程邏輯器件包括 GAL、 CPLD和 FPGA ? 通常一片 GAL器件的電路規(guī)?？蛇_(dá)幾百門，而 FPGA可達(dá)幾百萬門 ? 這些器件可以被 多次修改和反復(fù)使用 的 ? 只需要修改軟件 ，就可以改變譯碼電路 PC機(jī)的系統(tǒng)總線（放在本章后詳細(xì)講述） 基本輸入輸出接口 ? 鍵盤 /鼠標(biāo)接口 ? 數(shù)碼管顯示接口 ? 并行打印機(jī)接口 鍵盤接口 ? 線性鍵盤 ：按鍵并聯(lián)方式與 I/0端口連接 ? 每一個按鍵需要占用 I/O端口的一根口線 ? 由程序處理按鍵的操作情況 ? 矩陣鍵盤 ： 按鍵按照行、列方式排列 ? 比線性鍵盤節(jié)約 I/0口線 ? 非編碼鍵盤： CPU處理按鍵的操作， 減低了 CPU的效率 ? 編碼鍵盤 ：專用的單片機(jī)處理按鍵操作， 緩減了 CPU的負(fù)擔(dān) 矩陣鍵盤結(jié)構(gòu) 8 位 并行 輸入 端口 8 位 并行 輸出 端口 +5V 10k Ω 10k Ω 10k Ω 10k Ω 第 0 行 第 1 行 第 2 行 …… 第 7 行 第 0 列 第 1 列 第 2 列 第 3 列 …… 第 7 列 行掃描
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1