【正文】 B 組 B 口（ 8 位） PB7PB0 圖 2 內(nèi)部結(jié)構(gòu)圖 (3) A 組和 B 組控制電路 A 組： PA 口和 PC 口的高四位 (PC7~PC4)。 這兩組控制電路一方面接收 CPU 發(fā)來的控制字并 決定 8255A 的工作方式；另一方面接收來自讀寫控制邏輯電路的讀寫命令，完成接口的讀寫操作。 控制字和狀態(tài)字的傳送 ,它接收來自 CPU 的地址總線的A1,A0和控制總線的信號 等 ,并向 8255A 的 A,B 兩組發(fā)送命令 .由它控制把 CPU 發(fā)出的控制命令字或輸出的數(shù)據(jù)送到相應(yīng)的端口 ,或把外設(shè)的狀態(tài)信息或輸入的數(shù)據(jù)從相應(yīng)的端口送到 CPU. 8255A 引腳功能 8255A 芯片除電源和地引腳以外，其他引腳可分為兩組，引腳如圖 3所示： （ 1） 8255A 與外設(shè)連接引腳 8255A 芯片與外設(shè)連接的有 24條雙向、三態(tài)數(shù)據(jù)引腳，分成三組，分別對應(yīng)于 A， B,C 三個數(shù)據(jù)端口： PA7PA0,PB7PB0,PC7PC0. ( 2 ) 8255A 與 CPU 連接引腳 D7——與 CPU 側(cè)連接的八條雙向數(shù)據(jù)線； 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 31 11 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21 PA3 PA2 PA1 PA0 /RD /CS GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2 PA4 PA5 PA6 PA7 /WR RET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3 圖 3 引腳圖 WR（低電平有效） ——寫輸入信號； RD（低電平有效） —— 讀輸入信號； CS（低電平有效） —— 片選輸入信號； A0、 A1—— 片內(nèi)寄存器選擇輸入信號； PA7~PA0—— A 口外設(shè)雙向數(shù)據(jù)線； PB7~PB0—— B 口外設(shè) 雙向數(shù)據(jù)線； PC7~PC0—— C 口外設(shè)雙向數(shù)據(jù)線； RESET—— 復(fù)位輸 入信號 /CS /RD /WR A1 A0 執(zhí)行的操作 0 0 1 0 0 讀端口 A 0 0 1 0 1 讀端口 B 0 0 1 1 0 讀端口 C 0 0 1 1 1 非法狀態(tài) 0 1 0 0 0 寫端口 A 0 1 0 0 1 寫端口 B 0 1 0 1 0 寫端口 C 0 1 0 1 1 寫控制字端口 1 ? ? ? ? 未選通 B 8255A 的工作方式控制字 8255A 有兩個控制字：方式選擇控制字和端口 C 置位 /復(fù)位控制字。 方式選擇控制字 如圖 4所示： 表 1 8255A 的控制信號和傳送操作的對應(yīng)關(guān)系 端口 C 置位 /復(fù)位控制字 端口 C 置位 /復(fù)位 控制字的格式如下圖所示： D3D1三位的編碼與端口 C 的某一位相對應(yīng)， D0決定置位或復(fù)位操作，最高位為 0是端口 C 置位或復(fù) 位控制字標(biāo)志。 4 個端口的輸入或輸出可有 16 種組合。采用查詢方式時，可利用端口 C 作為與外設(shè)的聯(lián)絡(luò)信號。 方式 2— 雙向選通輸入 /輸出方式：方式 2 為雙向傳輸方式， 8255A 的方式 2可使 8255A 與外設(shè)進行雙向通信，既能發(fā)送數(shù)據(jù)，又能接受數(shù)據(jù)，可采用 查詢方式和中斷方式進行傳輸。若把 MN/MX 引腳連至電源 +5V，則為最小模式。 與工作模式無關(guān)的引腳功能 （ 1） AD15AD0（雙向，三態(tài)） 低 16 位地址或數(shù)據(jù)的復(fù)用引腳線，采用分時的多路轉(zhuǎn)換方法來實現(xiàn)對地址線和數(shù)據(jù)線的復(fù)用。可見對復(fù)用信號是用時間來加以劃分的，它要求在 T1 狀態(tài)先出現(xiàn)低 16 位的地址時，用地址鎖存器加以鎖存，這樣在隨后的 T 狀態(tài)，即使這些線用作數(shù)據(jù)線， 而低 16 位地址線的地址狀態(tài)卻被記錄保存下來，并達到地址總線上。 （ 2） A19/S6A16/S3 為地址或狀態(tài)復(fù)用引腳線，在總線周期的 T1 狀態(tài)，這些引線表示為最高 4位地址線，在總線周期的其他 T 狀態(tài)時，這些引線用作提供狀態(tài)信息。 狀態(tài)信息 S6 總是為低電平。 S4 與 S3 一起指示當(dāng)前哪一個段寄存器被使用。它與 AD0 結(jié)合在一起，決定訪問存儲器高位庫和低位庫。 （ 4） /RD(輸出，三態(tài) ) 讀信號，當(dāng)其有效時，表示正在對存儲器或 I/O 接口進行讀操作，若 IO//M為低電平，表示讀取存儲器的數(shù)據(jù)，若 IO//M 為高電平，表示讀取 I/O 端口的數(shù)據(jù)。 （ 5） READY（輸入） 為準(zhǔn)備 就緒信號，是由選中的存儲器或 I/O 端口送來的響應(yīng)信號，當(dāng)有效電平為高電平時，表示被訪問的存儲器或 I/O 端口已準(zhǔn)備就緒，可完成一次數(shù)據(jù)傳送。 （ 6） /TEST（輸入） 為檢測信號，低電平有效。當(dāng) CPU 執(zhí)行 WAIT 指令時 ， CPU 處于等待狀態(tài)，并且每隔5 個 T 對該信號進行一次測試，一旦檢測到 /TEST 號為低電平，則結(jié)束等待狀態(tài)，繼續(xù)執(zhí)行 WAIT 指令下面的指令。 （ 7） INTR（輸入） 可屏蔽中斷請求信號，高電平有效。 （ 8） NMI（輸入） 非屏蔽中斷請求信號，為一個邊緣觸發(fā)信號，不能由軟件 加以屏蔽。 （ 9） RESET（輸入） 復(fù)位信號，高電平有效。復(fù)位信號的到來將立即結(jié)束 CPU 的當(dāng)前操作，內(nèi)部寄存器恢復(fù)到初始狀態(tài)。這樣只要系統(tǒng)被復(fù)位啟 動，就自動進入系統(tǒng)程序。 （ 11）電源和地 VCC 為電源引線，單一的 +5V 電源。 （ 12） MN//MX（輸入） 為最小 /最大模式信號。將此引線接電源 +5V 則8086 工作于最小模式；若此引線接地則 8086 工作在最大模式。 （ 2） ALE（輸出）：地址鎖存允許信號，高電平有效，將地址信息鎖存到地址鎖存器中。 （ 4） DT//R(輸出三態(tài) )：數(shù)據(jù)發(fā)送 /接收控制信號。 （ 6） /WR:輸出三態(tài) （ 7） HOLD（輸入 ) （ 8） HLDA(輸出 ) （ 9） /SSO:系統(tǒng)狀態(tài)信號 四、硬件電路圖 五、 程序設(shè)計 設(shè)計流程圖如圖 7 所示：