【正文】 件 29 設(shè)計環(huán)境 Xilinx Platform Studio(XPS) 集成的 GUI硬件設(shè)計環(huán)境，用于幫助硬件設(shè)計人員創(chuàng)建完整的嵌入式系統(tǒng)硬件結(jié)構(gòu)。 EDK命令行或“非Windows”模式 允許設(shè)計人員運行嵌入式設(shè)計流程或從命令行改變工具選項。Xilinx推薦使用 BSB建立最初的項目創(chuàng)建。建立相關(guān)的目錄或數(shù)據(jù)文件，保證外設(shè)能被 EDK工具識別。 Platform Generator(Platgen) 通過 HDL或?qū)崿F(xiàn)的網(wǎng)表文件在片上構(gòu)造可編程系統(tǒng) Xilinx可編程 SoC設(shè)計流程 設(shè)計工具套件 31 軟件開發(fā) Library Generator(Libgen) 構(gòu)建一個軟件平臺，該軟件平臺由定制的軟件庫、驅(qū)動程序和 OS構(gòu)成。 Xilinx可編程 SoC設(shè)計流程 設(shè)計工具套件 32 驗證 Xilinx Microprocessor Debugger(XMD) 打開 shell用于軟件下載和調(diào)試，也提供通道用于 GNU調(diào)試器訪問設(shè)備。 Simulation Model Generator(Simgen) 產(chǎn)生硬件仿真模型和編譯腳本文件用于對完整系統(tǒng)的仿真。 Bus Functional Model Compiler(BFM) 通過建立一個總線環(huán)境的模型去代替真實的嵌入式系統(tǒng)來幫助簡化定制外設(shè)的驗證。 System ACE File Generator(GenACE) 基于 FPGA的配置比特流和存儲在非易失性存儲器的可執(zhí)行軟件，產(chǎn)生一個 Xilinx系統(tǒng)ACE配置文件 Flash Memory Programmer 允許設(shè)計人員使用目標(biāo)處理器去編程板上的通用 Flash（ CFI）接口 兼容的并行 Flash Xilinx可編程 SoC設(shè)計流程 設(shè)計工具套件 34 雜項類 Format Revision(revup)Tool and Version Management Wizard Revup工具更新設(shè)計文件（例如 MHS）到當(dāng)前的版本。 LibXil Memory File System Generator (LibXil MFS) 在主機上建立一個 MFS存儲器鏡像，并下載鏡像到嵌入式系統(tǒng)存儲器。 Xilinx可編程 SoC設(shè)計流程 設(shè)計工具套件 35 Xilinx平臺工作室 （ Xilinx Platform Studio， XPS） 為基 于 MicroBlaze、 PowerPC和 CortexA9處理器的嵌入式處理器系 統(tǒng)提供了集成開發(fā)環(huán)境 。 ? XPS提供工具流程配置選項的定制和提供圖形化的系統(tǒng)編輯器用來 連接處理器、外設(shè)和總線 。 可編程 SoC開發(fā)工具概述 Xilinx平臺工作室 36 ? 能夠添加核，編輯核參數(shù)和進行總線和信號連接，產(chǎn)生 MHS文件。 ? 支持上面表格內(nèi)的所有工具。 ? 提供工程管理支持。 ? 輸出 MHS文件到 SDK工具中。 SDK基于 Eclipse開放源碼標(biāo)準(zhǔn)。 ? 導(dǎo)入基于 XPS生成的硬件平臺定義。 ? 支持基于單個處理器或者多個處理器系統(tǒng)的軟件應(yīng)用程序的開發(fā)。 ? 為第三方的操作系統(tǒng)創(chuàng)建和配置板級支持包 BSP。 ? 通過 GUI接口為軟件應(yīng)用程序、編程 FPGA芯片和編程并行 Flash存儲器產(chǎn)生鏈接腳本。 ? 錯誤瀏覽。 Xilinx軟件開發(fā)工具 特點 40 基本系統(tǒng)建立向?qū)В?Base System Builder， BSB) ，幫助設(shè)計人員快速建立一個嵌入式系統(tǒng)工程。 注：為了高效率地建立工程， Xilinx推薦使用 BSB向?qū)?。 ? 對于 BSB不支持的目標(biāo)系統(tǒng)，設(shè)計人員可以選擇定制板選項。 ? 如果選擇的是支持的目標(biāo)板， BSB向?qū)ё詣拥募尤?UCF文件。 可編程 SoC開發(fā)工具概述 基本系統(tǒng)建立向?qū)? 42 平臺生成器 將對嵌入式系統(tǒng)的高級描述編譯成能在目標(biāo) FPGA芯片上實現(xiàn)的 HDL網(wǎng)表。通過處理器總線，將這些模塊連接在一起。這些參數(shù)也用來為這些存儲器和外設(shè)進行地址映射。 MHS文件是用于表示所設(shè)計的嵌入式系統(tǒng)的硬件元件最重要的文件。 平臺生成器讀取 MHS文件，將其作為最基本的設(shè)計輸入。平臺生成器為嵌入式系統(tǒng)產(chǎn)生頂層 HDL設(shè)計文件，該文件包含所有參數(shù)化了的 IP核。 平臺生成器也調(diào)用 XST編譯器，對每個例化的 IP核（平臺生成器產(chǎn)生的系統(tǒng)級網(wǎng)表也被用作實現(xiàn) FPGA過程的一部分）進行綜合。 可編程 SoC開發(fā)工具概述 平臺生成器 45 該向?qū)椭O(shè)計人員建立自己的外設(shè)，并且能夠?qū)⑺鼈儗?dǎo)入相應(yīng)的 XPS工程中。這些文件中的一部分文件是模板文件。 導(dǎo)入模式 該工具幫助設(shè)計人員建立接口文件和目錄結(jié)構(gòu)。 可編程 SoC開發(fā)工具概述 建立和導(dǎo)入 IP向?qū)? 46 MPD和 PAO文件 當(dāng)創(chuàng)建或?qū)胍粋€外設(shè)時，自動生成微處理器外設(shè)定義文件（ Microprocessor Peripheral Defination， MPD）和外設(shè)分析命令（ Peripheral Analyze Order， PAO）文件。 PAO文件通知其它工具，對于選定的外設(shè)需要編譯哪個 HDL文件，以及用什么樣的順序編譯。 協(xié)處理器是一個硬件模塊，用來實現(xiàn)用戶在 FPGA內(nèi)定義的功能，并且通過 FSL或者 AXIStream接口與處理器連接。 可編程 SoC開發(fā)工具概述 配置協(xié)處理器向?qū)? 48 庫生成器（ Library Generator， Libgen）為嵌入式處理器系統(tǒng)配置庫、設(shè)備驅(qū)動、文件系統(tǒng)、中斷句柄和創(chuàng)建板級支持包 BSP。 SDK工程進一步定義了運行在每個處理器上的軟件，這些軟件基于 BSP運行。 庫生成器讀取所選擇的 EDK庫、不同的處理器驅(qū)動定義文件（ Microprocessor Driver Defination, MDD）和相關(guān)的驅(qū)動代碼。 ? 對于 MicroBlaze處理器的應(yīng)用，運行 mbgcc編譯器； ? 對于 PowerPC處理器的應(yīng)用， XPS運行 powerpceabigcc編譯器； ? 對于 ARM處理器的應(yīng)用， XPS運行 armeabigcc編譯器。 鏈接器 將編譯的程序和選擇的庫連接在一起產(chǎn)生 ELF文件。 52 設(shè)計人員可以使用指令集仿真器或者虛擬平臺調(diào)試軟件程序。 對于調(diào)試物理的 FPGA， XMD和 FPGA通信使用和下載 FPGA相同的電纜。它為在不同的開發(fā)周期驗證 MicroBlaze、 PowerPC和 CortexA9系統(tǒng)提供了統(tǒng)一的調(diào)試和驗證手段。 可編程 SoC開發(fā)工具概述 GNU調(diào)試器 54 仿真模型生成器（ Simulation Model Generator，Simgen）為硬件產(chǎn)生和配置不同的模型。 生成結(jié)構(gòu)或時序模型 仿真模型生成器使用綜合后或布局布線后的設(shè)計數(shù)據(jù)庫作為基本的輸入。 這個工具可以運行在 GUI和批處理模式下。 可編程 SoC開發(fā)工具概述 仿真庫編譯器 56 總線功能模型編譯器（ Bus Functional Model Compiler， BFM）的總線功能仿真簡化了依附在總線上的硬件元件的驗證。 這個工具使用平臺生成器生成的 BMM文件，使用由 ISE工具所更新的每個 BRAM塊的物理布局信息。 可編程 SoC開發(fā)工具概述 比特流初始化器 58 系統(tǒng) ACE文件生成器（ System ACE File Generator，Gen ACE)從 FPGA比特流中生成 Xilinx System ACE配置文件和 ELF/數(shù)據(jù)文件。 可編程 SoC開發(fā)工具概述 系統(tǒng) ACE文件生成器 59 ACE文件的生成方法 通過使用有效的程序或數(shù)據(jù)，初始化外部存儲器和啟動處理器。 注：也使用 MDM系統(tǒng)可以為 PowerPC、 MicroBlaze和 CortexA9產(chǎn)生 ACE文件。 可編程 SoC開發(fā)工具概述 Flash存儲器編程 器 61 格式修改工具（ Format Revision， revup）將已經(jīng)存在的 EDK工程更新到當(dāng)前的版本。在應(yīng)用格式修改工具前，備份 MHS， MSS， XMP等文件。 當(dāng)執(zhí)行格式修改后，調(diào)用版本管理向?qū)?。如果可以使用新版本?IP核，向?qū)?IP核升級到新的版本。 設(shè)計人員可以建立目錄，并在目錄中存放不同文件。 可編程 SoC開發(fā)工具概述 LibXil存儲器文件系統(tǒng)生成器 63 平臺規(guī)范工具（ Platform Specification Utility）能夠自動產(chǎn)生建立 IP核的 MPD文件。 可編程 SoC開發(fā)工具概述 平臺規(guī)范工具 64 Zynq7000系列基于 Xilinx的 可擴展處理平臺Extensible Processing Platform， EPP）結(jié)構(gòu)，該結(jié)構(gòu)在單芯片內(nèi)集成了基于具有豐富特點的雙核 ARM CortexA9多核處理器的 處理系統(tǒng)（ Processing System， PS） 和Xilinx可編程邏輯（ Programmable Logic， PL） 。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系列概述 65 基于最新的 高性能低功耗 （ High Performance Low Power， HPL）的 28nm、 高 k金屬柵極 （ Highk Metal Gate， HKMG）工藝。 ? 專用集成電路（ ApplicationSpecific Integrated Circuit，ASIC） 相關(guān)的性能、功耗和易用性。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000平臺特性 67 ? 汽車駕駛員輔助系統(tǒng)，駕駛員信息系統(tǒng)和娛樂系統(tǒng) ? 廣播級的攝像機 ? 工業(yè)的電機控制，工業(yè)組網(wǎng)和機器視覺 ? IP和智能相機 ? LTE的無線和基帶 ? 醫(yī)療診斷和成像 ? 多功能打印機 ? 視頻和夜視裝備 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000應(yīng)用領(lǐng)域 68 1. 將定制邏輯和軟件分別映射到 PL和 PS中。 帶有 PL的 PS的 EPP系統(tǒng)集成提供了兩片解決方案（比如：ASSP和 FPGA），從而達到了由于 I/O帶寬、松散耦合和功耗預(yù)算所不能達到的性能。來自 Xilinx的單機和 Linux設(shè)備驅(qū)動程序可用于 PS和 PL內(nèi)的外設(shè)。 ISE設(shè)計套件的嵌入式開發(fā)環(huán)境能夠為軟件、硬件和系統(tǒng)工程師進行快速的產(chǎn)品開發(fā)。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000優(yōu)點 70 3. PS內(nèi)的處理器總是最先啟勱，這樣允許以“軟件”為中心的方法，用亍系統(tǒng)的啟勱和 PL的配置。 此外， PL可以完全的重配置或者用于部分的、動態(tài)地可重配置（ Partional Reconfiguration， PR）。這樣使得對設(shè)計進行動態(tài)的修改，比如：更新系數(shù)或者通過切換到一個新的算法，時分復(fù)用 PL資源。 PL的配置數(shù)據(jù)作為比特流。 ? 端口和寬度可配置的塊存儲器 BRAM。 ? 一個用戶可以配置的模擬 數(shù)字轉(zhuǎn)換器（ XADC）。 ? 用于加密的帶有 256b AES的模塊和用于鑒別的帶有 SHA的模塊。 設(shè)計者能在 PL結(jié)構(gòu)中有效地集成處理器可以訪問的、用戶所創(chuàng)建的硬件加速器和其它功能，并且可以訪問處理系統(tǒng)內(nèi)的存儲器資源 。Zynq7000器件也包含通過使用可擴展的多路復(fù)用 I/O（ Extended Multiplexed I/O， EMIO）使用 I/O的能力，這些 I/O是 PL域的一部分，用于大量的 PS的 I/O外設(shè)。 PL能使用安全和不安全的方式配置比特流。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 78 啟勱過程分為多個階段，最少包含啟勱 ROM和第一級的啟勱引導(dǎo)代碼（ FirstStage Boot Loader， FSBL）。啟動 ROM確定啟動是否安全，執(zhí)行系統(tǒng)的初始化，讀模式引腳以確認(rèn)用于引導(dǎo)啟動器件的設(shè)備，一旦完成，則執(zhí)行FSBL。 在這個過程中根據(jù)需要，用戶配置 Zynq7000內(nèi)的 PS和 PL。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 80 設(shè)計者可以選擇關(guān)閉 PL一側(cè)的電源，用亍降低功耗。當(dāng)某個