【正文】 △tTmaxFmax=20kHz , Tmin= 1/ Fmax =50us△≤2176。/360176。本設計采用50MHz的高頻晶體振蕩源，由FPGA內(nèi)部的分頻模塊對50MHz信號進行五分頻，得到10MHz的數(shù)據(jù)采樣信號。也就是說。 FPGA數(shù)據(jù)采集電路中各模塊確定根據(jù)以上設計思想，F(xiàn)PGA數(shù)據(jù)采集電路可分為五個模塊，它們分別是：時鐘分頻模塊FPQ，測量控制信號發(fā)生模塊KZXH，被測信號有關(guān)時間檢測模塊SJJC，數(shù)據(jù)鎖存模塊SJSC和輸出選擇模塊SCXZ，整個系統(tǒng)框圖如圖23所示。測量控制信號發(fā)生模塊KZXH的作用是：根據(jù)兩路被測信號的整形后方波信號CLKAA和CLKBB，產(chǎn)生有關(guān)測控信號，包括時間檢測使能信號ENA，時間檢測清零信號 CLRA ，鎖存頻率數(shù)據(jù)控制信號LOADA 和鎖存兩路被測信號相位差數(shù)據(jù) 控制信號CLB。數(shù)據(jù)鎖存模塊SJSC的作用是：在LOADA的上升沿將頻率數(shù)據(jù)鎖存在DATAB中，在CLB下降沿將相位差數(shù)據(jù)鎖存 DATAA中。圖23 FPGA數(shù)據(jù)采集電路系統(tǒng)組成框圖 單片機數(shù)據(jù)運算控制電路的設計 單片機數(shù)據(jù)運算控制電路的設計單片機數(shù)據(jù)運算控制電路的功能就是負責讀取FPGA/CPLD采集到的數(shù)據(jù)，并根據(jù)這些數(shù)據(jù)計算待測爭先信號的頻率及兩路同頻正弦信號之間的相位差，同時通過功能鍵切換，顯示出待測信號的頻率和相位差。在設計中考慮到，單片機具有較強的運算能力和控制能力的特點，因此使用單片機的P0口，、相位差的19位數(shù)據(jù)信號，、完成功能選擇與設置。其原理圖如圖24所示：圖24 單片機系統(tǒng)原理 數(shù)據(jù)顯示電路的設計1. 74LS164芯片簡介74LS164是一種8位高速串入/并出的移位寄存器,隨著時鐘信號的高低變化，串行數(shù)據(jù)通過一個2輸入與門同步的送入，使用獨立于時鐘的主控復位端讓寄存器的輸出端變?yōu)榈碗娖?，并且采用肖特基鉗位電路以達到高速運行的目的?；?個長條形的發(fā)光管排列成“日”字形，另一個賀點形的發(fā)光管在顯示器的右下角作為顯示小數(shù)點用，它能顯示各種數(shù)字及部分英文字母。圖25八段LED顯示器共陰和共陽結(jié)構(gòu)的LED顯示器各筆劃段名和安排位置是相同的。8個筆劃段hgfedcba對應于一個字節(jié)（8位）的D7 D6 D5 D4 D3 D2 D1 D0,于是用8位二進制碼就可以表示欲顯示字符的字形代碼。發(fā)光二極管組成的顯示器是單片機應用產(chǎn)品中最常用的廉價的輸出設備。點亮顯示器有靜態(tài)和動態(tài)兩種方法。而靜態(tài)顯示則是每個顯示器的段碼線分別與一個8位的鎖存器輸出口相連。因此，靜態(tài)顯示器的亮度較高，編程也簡單，但占用的I/O口線較多，適用于顯示位數(shù)不多的情況。靜態(tài)顯示接口通常采用串行口2為方式0輸出方式，再外接74LS164串入/并出的移位寄存器構(gòu)成顯示接口電路。3. 數(shù)據(jù)顯示電路的設計整個系統(tǒng)硬件電路中，單片機MCU與FPGA進行數(shù)據(jù)交換占用了P0口、P1口和P3口，因此數(shù)據(jù)顯示電路的設計采用靜態(tài)顯示的方式，顯示電路由8個共陽極七段數(shù)碼管和8片1位串入8位并出的74LS164芯片組成。 圖26 顯示電路圖這種顯示方式不僅占用單片機端口少，而且充分利用了單片機的資源，容易掌握其編碼規(guī)律，簡化了軟件編程，在實驗過程中，也體現(xiàn)出較高的可靠性。在這種狀態(tài)下，數(shù)碼管的編碼如表21所示。1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言 。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。在對一個設計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設計就可以直接調(diào)用這個實體。與其他硬件描述語言相比，VHDL具有以下特點：(1)功能強大、設計靈活；(2) 支持廣泛、易于修改；在確定了FPGA數(shù)據(jù)采集電路可分為五個模塊，它們分別是：時鐘分頻模塊FPQ，測量控制信號發(fā)生模塊KZXH，被測信號有關(guān)時間檢測模塊SJJC，數(shù)據(jù)鎖存模塊SJSC和輸出選擇模塊SCXZ。當然也可采用模塊法編程的方法，但那樣出了問題不易于檢查和解決，因此采用了頂層連接的方法，這樣結(jié)構(gòu)明朗、思路清晰，易于理解和檢查解決可能出現(xiàn)的種種問題。 單片機數(shù)據(jù)運算控制電路的程序設計 數(shù)據(jù)處理的技巧分析，F(xiàn)PGA在10MHz數(shù)據(jù)采集信號作用下對待測信號周期計數(shù)，并對兩個同頻正弦信號的相位差所對應的時間差進行計數(shù)，分別得到19位數(shù)字量。為了達到系統(tǒng)所要求的精度，在計算時為了保證不丟失數(shù)據(jù)，我們采用了擴大數(shù)據(jù)倍數(shù)，定點取數(shù)的方法，在計算頻率f和相位差△時分別擴大了10 000 000倍和10倍，即f=10000000/t，△=(360*10* △t) /t 。 軟件設計思路 在硬件設計完成之后，根據(jù)硬件的設計進行軟件設計是一項重要的工作。只有軟件完全按照硬件的設計而相應地設計和編寫，系統(tǒng)功能才能實現(xiàn)，設計才會達到各個指標的要求。單片機數(shù)據(jù)運算控制電路的工作過程也是編輯主程序流程圖以及相應程序的參考依據(jù)：根據(jù)此依據(jù)， 可以畫出單片機數(shù)據(jù)運算控制電路進行數(shù)據(jù)運算及相應的控制過程的主程序流程圖。主程序流程圖如圖31所示。圖31主程序流程圖單片機在獲取FPGA的數(shù)據(jù)時，開始的是一般的讀取命令MOV指令，分別從單片機的P0口、P2口、P1口的低3位讀入數(shù)據(jù)，組合為一個19位的二進制數(shù)據(jù)，、。單片機讀取FPGA數(shù)據(jù)的程序流程圖如圖32所示。根據(jù)流程圖的指示，先選通信號的周期時間，打開閘門FPGA釋放數(shù)據(jù)，P0口、P2口、P1口分別讀入數(shù)據(jù)并送入周期數(shù)據(jù)緩存區(qū)，關(guān)閉閘門，禁止釋放數(shù)據(jù)；再選通兩信號的時間差數(shù)據(jù)，打開閘門FPGA釋放數(shù)據(jù)，P0口、P2口、P1口分別讀入數(shù)據(jù)并送入時間差數(shù)據(jù)緩存區(qū)，關(guān)閉閘門，禁止釋放數(shù)據(jù)。具體程序見附錄2中程序清單。其程序流程圖如圖34所示。 圖33計算a的頻率程序流程圖 圖34 計算相位差的程序流程圖最后單片機需要將信號送到輸出端顯示出來，即單片機通過顯示子程序?qū)⑿畔⑺偷斤@示電路顯示出來。而在區(qū)開辟一個顯示緩沖區(qū)，它對應各位數(shù)碼管0—7要顯示的內(nèi)容。程序流程圖如圖35所示，具體程序見附錄2中程序清單。在編寫完各個模塊之后，進行各個模塊的單獨編譯調(diào)試仿真。(1) FPQ模塊的仿真結(jié)果如圖41所示：clk是輸入，clkf是輸出，很明顯分頻的效果已達到。完全符合當初的預期成果。完全符合當初設計時的預期成果。 完全符合當初的預期成果。完全正確。圖46 總體系統(tǒng)szxwy在兩輸入信號同相時的仿真波形圖b. clkaa滯后如圖47所示，當clkaa滯后時.,相位差計數(shù)值和周期計數(shù)值不一樣。圖48 clkaa超前時，總體系統(tǒng)szxwy的仿真波形圖注:因此當我們在測量相位差時,如果顯示的是360176。,則兩信號同相。的值。圖49 引腳鎖定圖 下載的流程按照Quartus使用方法中的步驟。(2)在仿真時,因沒設置結(jié)束時間而導致不能仿真后將結(jié)束時間設置為100us后,能正常仿真。(4)在打開工程文件時，由于操作不正確而打不開文件。(6)在程序下載時，由于實驗箱沒設置好，不能下載等等。在其中仍采用自上而下的設計方法、自底向上的實現(xiàn)和調(diào)試方法：先按照流程圖的指示編寫各個子程序，然后進行編譯、調(diào)試，在設置的觀察窗口中觀察結(jié)果，直到結(jié)果完全正確為止；在各個子程序都正確之后，最后采用對子程序進行調(diào)用的方式進行主程序的編寫，當然也要根據(jù)流程圖的指示，還要根據(jù)需要，在程序中加一些賦值語句。然后接入接入仿真機進行編譯、調(diào)試，在硬件電路板上觀察軟件和硬件相結(jié)合的成果，直到結(jié)果完全正確為止。但經(jīng)認真研究分析，都一一解決。根據(jù)研究分析和嘗試，應該是顯示程序中延時太短，導致顯示數(shù)據(jù)重疊而給觀察的人一種不穩(wěn)定的感覺。按鍵的時間也要延長。在系統(tǒng)聯(lián)調(diào)成功之后，將相應的程序固化到單片機和FPGA中。在調(diào)試的時候要注意各個信號及各個模塊的“共地” ，本次調(diào)試過程中，就因為輸入信號與后面的電路未“共地”，導致后面的電路無法判別檢測信號，單片機接受不到正確的輸入數(shù)據(jù)信號。以及由于信號源的不穩(wěn)定而導致顯示不穩(wěn)定，改變延時之后，顯示穩(wěn)定了。結(jié)論本次畢業(yè)設計的內(nèi)容是數(shù)字式相位差測量儀的設計。因此這就要求我們對以前所學的知識不僅要懂，而且會用，特別是要能把其結(jié)合起來使用。在實驗過程中，我自制了整形電路、顯示電路和按鍵等，力求精度更高，并且進行了多組數(shù)據(jù)的分析和總結(jié)，最終得到了相對滿意的效果。通過本次畢業(yè)設計，對本專業(yè)的知識有了更好的認識和掌握，例如對硬件和軟件的設計思想有了深刻的理解，另外了解了電子產(chǎn)品開發(fā)的全過程。這次畢業(yè)設計將我們在大學四年里所學的知識聯(lián)貫復習一遍，使我將知識在應用中更加深刻地理解和掌握，更重要的是，它為我能將各學科相互聯(lián)系和結(jié)合應用打下了一定的基礎(chǔ)，同時更深刻理解了嚴謹?shù)目茖W學習態(tài)度是設計的根本,并鍛煉了我們查閱文獻的能力。在這次畢業(yè)設計中我將大學四年來所學的理論知識在畢業(yè)設計中很好地應用到實踐，使自己理論聯(lián)系實踐的能力提高了，為我們即將走向工作崗位奠定了一定的基礎(chǔ)。參考文獻[1] 譚會生,瞿遂. EDA 技術(shù)綜合應用實例與分析[M]. 西安：西安電子技大學出版,2004.[2] 譚會生. EDA 技術(shù)及應用[J]．株洲工學院學報，2001,(5)：7889．[3] 王樹昆,胡光魯,趙曉巍,王樹民. EDA仿真環(huán)境的研究與應用[J]. 山東省青年管理干部學院學報, 2006,(1)：231245.[4] 潘松. CPLD/FPGA在電子設計中的應用前景[J].電子技術(shù)應用, 1999,(7)：7882.[5] 陳碩,吳娜,余吉,朱茂鎰. 2003年全國大學生電子設計競賽一等獎 低頻數(shù)字式相位測量儀(C題)[J]. 電子世界, 2004,(4)：221234.[6] 凌玉華．單片機原理及應用系統(tǒng)設計[M]．長沙：中南大學出版社，．[7] 陳光禹．現(xiàn)代電子測試技術(shù)[M] ．北京：國防工業(yè)出版社,2000． [8]白躍彬,盧華斌,韓慶綿,[J].微機發(fā)展, 1996,(6):6772.[9] characteristics of phase measurement errors caused by harmonic noise[J].Measurement Techniques,1992,35(2)：207210. [10] filtration in phase measurements[J]. Measurement Techniques , 2003,46(7):710712. [11]Ryohei Hanayama,Kenichi,Hibino,Shinichi Warisawa and Mamoru Mitsuishi. Phase Measurement Algorithm in Wavelength Scanned Fizeau Interferometer [J]. Optical Review, 2004, 11(5):337343. [12]Soo Hwan Choi. A Implementation of Wireless Sensor Network for Security System using Bluetooth[J]. IEEE Transactions on Consumer Electronics, 2004,50(1):106108.[13] Harris R ,Chaberies D ,Bishop F A. A Variable Step (VS) Adaptive Filter Algorithm [J] . IEEE Trans. On Acoust , Speech ,Signal Processing ,1986 ,34 (2) :309 316.[14] 侯伯亨，[M].西安電子科技大學出版社，1997[15] 常青，[M].北京國防工業(yè)出版社，1998附錄一：元器件清單器件要求數(shù)量單 片 機89C51一片；晶 振12M Hz一只電 容30pf瓷片電容兩只10uF電解電容 一只數(shù) 碼 管共陽極八只按 鈕 開關(guān)無三個電 阻10k電位器 一只510二只100二只10k四只75k二只36k二只排 阻1k一只10 k一只導線及插線無若干焊錫絲若干通用板無兩塊芯片74LS164八只LM339一只附錄二：程序清單DATAH EQU 40H 。時間差DATA2H EQU 43HDATA3 EQU 44HDATA33 EQU 45HAD0 EQU 30H 。讀fpga數(shù)據(jù) LCALL ZHUNBEIZHOUQI 。裝入相位計算數(shù)據(jù)LCALL