【正文】 n Language）于1983 年由美國國防部發(fā)起創(chuàng)建，由IEEE進(jìn)一步發(fā)展并在1987年作為IEEE標(biāo)準(zhǔn)10760發(fā)布。VHDL作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。一個完整的VHDL程序包括以下幾個基本組成部分：實(shí)體（Entity），結(jié)構(gòu)體（Architecture），程序包（Package），庫（Library）。程序包存放各設(shè)計模塊能共享的數(shù)據(jù)類型，常數(shù)，子程序等。VHDL 語言的編譯環(huán)境有不同的版本，我們應(yīng)用的是Altera 公司的Maxplus 軟件，它的操作順序如下：使用TEXTEDITOR 編寫VHDL 程序使用COMPILER 編譯VHDL 程序；使用WAVE2FORMEDITOR，SIMULAROT 仿真實(shí)驗(yàn)；使用TIMINGANALTZER 進(jìn)行芯片的時序分析；用FLOORPLANEDITOR 鎖定芯片管腳位置；使用PROGRAMMER 將編譯好的VHDL 程序下載到芯片中。1．與其他的硬件描述語言相比，VHDL 具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。3．VHDL 語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能。4．對于用VHDL 完成的一個確定的設(shè)計，可以利用EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并自動的將VHDL 描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。6．用VHDL 語言編寫的源程序便于文檔管理，用源代碼描述來進(jìn)行復(fù)雜控制邏輯的設(shè)計，既靈活方便，又便于設(shè)計結(jié)果的交流、保存和重用。各模塊功能如下：(1) 車速控制模塊當(dāng)起停鍵為啟動狀態(tài)時（高電平），模塊根據(jù)車速選擇和基本車速發(fā)出響應(yīng)頻率的脈沖驅(qū)動計費(fèi)器和里程顯示模塊進(jìn)行計數(shù)；當(dāng)處于停止?fàn)顟B(tài)時暫停發(fā)出脈沖，此時計費(fèi)器和里程顯示模塊相應(yīng)的停止計數(shù)。(3) 計費(fèi)動態(tài)顯示模塊其初值為10元，當(dāng)里程超過3公里后才接受計數(shù)車速控制模塊發(fā)出的脈沖的驅(qū)動，并且計數(shù)顯示動態(tài)顯示出來，每來一個脈沖（）其數(shù)值加1元。（2）模塊SOUT的實(shí)現(xiàn)（） 模塊SOUT圖該模塊實(shí)現(xiàn)車行狀態(tài)輸出功能，其中clk為時鐘信號，enable 為啟動使能信號，sto暫停信號， clr為清零信號，st為狀態(tài)信號。（4）模塊COUNTER的結(jié)果驗(yàn)證（） 模塊COUNTER圖實(shí)現(xiàn)汽車模擬計費(fèi)功能。（5）模塊SCAN_LED的實(shí)現(xiàn)（） 模塊SCAN_LED圖該模塊實(shí)現(xiàn)顯示車費(fèi)功能。因而，系統(tǒng)仿真的結(jié)果決定整個課程設(shè)計任務(wù)完成的到位程度?！?1”計費(fèi)清零，設(shè)置為起步價10元，Q2=1,Q3=0,Q1=0。車暫時停止不計費(fèi)，車費(fèi)保持不變。出租車計費(fèi)器系統(tǒng)的設(shè)計已全部完成，能按預(yù)期的效果進(jìn)行模擬汽車啟動、停止、暫停等功能，并設(shè)計動態(tài)掃描電路顯示車費(fèi)數(shù)目，由動態(tài)掃描電路來完成。若停止則車費(fèi)清零，等待下一次計費(fèi)的開始。出租車計費(fèi)系統(tǒng)的設(shè)計中體現(xiàn)了ＶＨＤＬ覆蓋面廣，描述能力強(qiáng)，是一個多層次的硬件描述語言及PLD器件速度快，使用方便，便于修改等特點(diǎn)，本設(shè)計在實(shí)用方面具有一定的價值。通過這次實(shí)驗(yàn)使我收獲很多，對書本理論知識有了進(jìn)一步加深，初步掌握了MAXPLUSII軟件的一些設(shè)計使用方法。主要有以下一些實(shí)驗(yàn)感想 應(yīng)該對實(shí)驗(yàn)原理有深刻理解； 做實(shí)驗(yàn)必須不急不躁，不能看見其他同學(xué)做的快就沉不住氣了； 熟練掌握其他軟件是必要的，如Matlab軟件、Excel、Word等； 必須學(xué)會自己調(diào)試電路，一般第一次設(shè)計出的電路都會通不過編譯的，所以要學(xué)會調(diào)試電路，而不是等老師解答或同學(xué)幫助；致 謝 經(jīng)過三周的奮戰(zhàn)我的課程設(shè)計終于完成了。課程設(shè)計不僅是對前面所學(xué)知識的一種檢驗(yàn)，而且也是對自己能力的一種提高。在此要感謝我們的指導(dǎo)老師陳老師對我們悉心的指導(dǎo)，感謝老師們給我們的幫助。參考文獻(xiàn)[1] 曹昕燕，周鳳臣，【M】.清華大學(xué)出版社[2] 劉欲曉，方強(qiáng)，【M】.電子工業(yè)出版社[3] 潘松，（第三版）【M】.科學(xué)出版社[4] 趙巖嶺，+：希典出版社，2005[5] ：高等教育出版社，2006[6] ：高等教育出版社，2003 附錄1：模塊MS清單// 程序名稱：MS// 程序功能：模塊MS，輸入端口CK0、CK1為兩個不同的時鐘信號，來模擬汽車的加速和勻速，JS加速按鍵。USE 。 //慢速檔的時鐘信號 CK1:IN STD_LOGIC。 //換擋按鍵信號 CLK_OUT:OUT STD_LOGIC)。ARCHITECTURE ONE OF MS ISBEGIN PROCESS(JS, CK0,CK1) BEGIN IF JS=39。 THEN CLK_OUT=CK0。 //JS高電平，快速檔 END IF。END ONE。// 程序作者：金人佼// 最后修改日期：LIBRARY IEEE。USE 。 ENABLE:IN STD_LOGIC。 CLR:IN STD_LOGIC。END SOUT。 VARIABLE STATE:STD_LOGIC_VECTOR(1 DOWNTO 0)。039。039。 //CLR低電平,CQI清零 ELSIF CLK39。139。139。CQI:=CQI。139。 IF CQI=30 THEN STATE:=01。 //30CQI=80時，state賦10態(tài) ELSE STATE:=11。 END IF。ST=STATE。END ONE。// 程序作者：金人佼// 最后修改日期：LIBRARY IEEE。USE 。 FOUT:OUT STD_LOGIC)。ARCHITECTURE ONE OF PULSE ISBEGIN PROCESS(CLK0) VARIABLE CNT:STD_LOGIC_VECTOR(2 DOWNTO 0)。 BEGIN IF CLK039。139。 //CNT清零 FULL:=39。 //FULL高電平 ELSE CNT:=CNT+1。039。