【正文】 ......................................... 35 系統(tǒng) CPLD 部分仿真結(jié)果及分析 ........................................................................... 44 用 Verilog HDL 設(shè)計(jì)的頻率計(jì)數(shù)器的時(shí)序仿真與分析 ............................. 45 用 Verilog HDL 語(yǔ)言設(shè)計(jì)的脈寬計(jì)數(shù)器的仿真與分析 ............................ 45 本章小結(jié) ................................................................................................................... 46 第五章 實(shí)驗(yàn)測(cè)試及誤差分析 ................................................................................................ 47 測(cè)頻精度分析 ........................................................................................................... 47 測(cè)試誤差分析 ........................................................................................................... 48 本章小結(jié) ................................................................................................................... 48 第六章 結(jié)束語(yǔ) ........................................................................................................................ 49 工作總結(jié) ................................................................................................................... 49 展望 ........................................................................................................................... 49 參考文獻(xiàn) .................................................................................................................................. 50 致謝 .......................................................................................................................................... 52 東北大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 第一章 緒論 1 第一章 緒論 本章首先引出了頻率計(jì)概述，接著介紹了頻率計(jì)發(fā)展現(xiàn)狀及研究概況、本課題的研究背景及主要研究意義，最后說(shuō)明了本課題的主要內(nèi)容。在傳統(tǒng)的電子測(cè)量?jī)x器中，示波器在進(jìn)行頻率測(cè)量時(shí)測(cè)量精度較低，誤差較大。正是由于頻率計(jì)能夠快速準(zhǔn)確的捕捉到被測(cè)信號(hào)頻率的變化，因此，頻率計(jì)擁有非常廣泛的應(yīng)用范圍。頻率計(jì)能夠快速的捕捉到晶體振蕩器輸出頻率的變化，用戶(hù)通過(guò)使用頻率計(jì)能夠迅速的發(fā)現(xiàn)有故障的晶振產(chǎn)品，確保產(chǎn)品質(zhì)量。在無(wú)線(xiàn)通訊測(cè)試中，頻率計(jì)既可以被用來(lái)對(duì)無(wú)線(xiàn)通訊基站的主時(shí)鐘進(jìn)行校準(zhǔn)，還可以被用來(lái)對(duì)無(wú)線(xiàn)電臺(tái)的跳頻信號(hào)和頻率調(diào)制信號(hào)進(jìn)行分析。直接測(cè)頻的方法較簡(jiǎn)單，但精度不高。多周期同步法是精度較高的一種。 1 個(gè)字的誤差，提高測(cè)量精度。這種方法是將被測(cè)信號(hào)和參考信號(hào)經(jīng)經(jīng)頻差倍增使被測(cè)信號(hào)的相位起伏擴(kuò)大，在通過(guò)混頻器獲得差拍信號(hào)，用電子計(jì)數(shù)器在低頻下進(jìn)行多周期測(cè)量，能在較少的倍增次數(shù)和同樣的取樣時(shí)間情況下，得到比測(cè)頻法更高的系統(tǒng)分辨率和測(cè)量精度。 由于社會(huì)發(fā)展和科技發(fā)展的需要，對(duì)信息傳輸和處理的要求不斷提高，對(duì)頻率的測(cè)量精度也提出了更高的要求，需要更高準(zhǔn)確度的時(shí)頻基準(zhǔn)和更精密的測(cè)量技術(shù)。當(dāng)然 ，隨著計(jì)算機(jī)軟硬件技術(shù)的相繼發(fā)展，針對(duì)每種測(cè)頻方法的具體實(shí)現(xiàn)方式也各有千秋 [2,3]。本系統(tǒng)采用等精度測(cè)頻法，消除了被測(cè)信號(hào)產(chǎn)生的177。 本課題的研究背景及主要研究意義 在電子測(cè)量領(lǐng)域中，頻率測(cè)量的精確度是最高的。在進(jìn)行模擬、數(shù)字電路的設(shè)計(jì)、安裝、調(diào)試過(guò)程中，由于其使用十進(jìn)制數(shù)顯示，測(cè)量迅速，精度高，顯示直觀，所以經(jīng)常要用到數(shù)字頻率計(jì) [4]。前 2種測(cè)量方法均是基于主閘門(mén)與計(jì)數(shù)器的結(jié)構(gòu)來(lái)實(shí)現(xiàn)測(cè)量的 ,它們?cè)谝欢ǔ潭壬洗嬖谥蛔?。直接與間接測(cè)量結(jié)合法雖然在測(cè)量精度上比直接法有所改善 ,但是從根本上來(lái)說(shuō)沒(méi)有解決量化誤差的問(wèn)題 ,且結(jié)構(gòu)也更為繁瑣。 本課題的主要內(nèi)容 基于單片機(jī)與 CPLD 的等精度數(shù)字頻率計(jì)設(shè)計(jì)，測(cè)量對(duì)象為周期性的正弦波、方波、三角波等等，本系統(tǒng)采用多周期同步測(cè)量法進(jìn)行等精度測(cè)頻、測(cè)周期、測(cè)脈寬和占空比，能夠解決傳統(tǒng)測(cè)量法量化誤差的問(wèn)題。通過(guò)本系統(tǒng)的研究，可以熟悉可編程邏輯器件開(kāi)發(fā)原理及步驟以及基 于 Quartus II 和 Verilog的自頂向下模塊化數(shù)字系統(tǒng)設(shè)計(jì)方法、掌握可編程邏輯器件與單片機(jī)的協(xié)作開(kāi)發(fā)技術(shù)。此部分包括待測(cè)信號(hào)的前端放大與整形電路設(shè)計(jì)、單片機(jī)主模塊電 路設(shè)計(jì)、單片機(jī)外圍電路設(shè)計(jì)等，其中放大與整形電路通過(guò)在 Proteus 下的仿真調(diào)試。此模塊為整個(gè)系統(tǒng)的主要部分，匯編 語(yǔ)言在 Keil μ vision 2 環(huán)境下編寫(xiě)與調(diào)試，同時(shí)部分模塊采用 Keil μ vision 2 與Proteus 聯(lián)合調(diào)試的方法，這大大提高了系 統(tǒng)開(kāi)發(fā)的速度。此部分在 Quartus II 環(huán) 境下完成，并通過(guò) ModelsimAltera 進(jìn)行時(shí)序仿真。 在一個(gè)測(cè)量周期過(guò)程中，被測(cè)周期信號(hào)在輸入電路中經(jīng)過(guò)放大、整形之后形成特定周期的窄 脈沖，送到主門(mén)的一個(gè)輸入端。在閘門(mén)脈沖開(kāi)啟主門(mén)的期間，特定周期的窄脈沖才能通過(guò)主門(mén)，從而進(jìn)入計(jì)數(shù)器進(jìn)行計(jì)數(shù)，計(jì)數(shù)器的顯示電路則用來(lái)顯示被測(cè)信號(hào)的頻率值，內(nèi)部控制電路則用來(lái)完成各種測(cè)量功能之間的切換并實(shí)現(xiàn)測(cè)量設(shè)置。設(shè)閘門(mén)寬度為 t，計(jì)數(shù)值為 n，則這種測(cè)量方法的頻率測(cè)量值為： tnfx? () 測(cè)量誤差主要決定于閘門(mén)時(shí)間 t 和計(jì)數(shù)和計(jì)數(shù)器計(jì)得 的數(shù)的準(zhǔn)確度，因此 ， 總誤差可以采用分項(xiàng)誤差絕對(duì)值線(xiàn)性相加來(lái)表示，即： ???????? ??? |f| |f|tfffxx 000 1 ?? () 東北大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 第二章 系統(tǒng)設(shè)計(jì)相關(guān)理論及知識(shí) 5 其中，xtf1? 是最大量化誤差的相對(duì)值，xtfnnn 11 ????? ， nn? 的產(chǎn)生是由于測(cè)頻時(shí)，閘門(mén)的 開(kāi) 啟時(shí)刻與計(jì)數(shù)脈沖之 間的時(shí)間 關(guān)系不相關(guān)造成的，即在相同的主門(mén) 開(kāi) 啟時(shí)間內(nèi)，計(jì)數(shù)器所得的數(shù)并不一定相同。 |f|/|f| 00? 為標(biāo)準(zhǔn)頻率的準(zhǔn)確度，在數(shù)值上石英晶體振蕩器所提供的標(biāo)準(zhǔn)頻率的準(zhǔn)確度等于閘門(mén) 時(shí)間 的相對(duì) 誤差t/t? 的準(zhǔn)確度，即： 00fftt ?? ?? () 式中負(fù)號(hào)表示由 0f? 引起的閘門(mén)時(shí)間的誤差為 0t?? 。因此，為了使標(biāo)準(zhǔn)頻率誤差不對(duì)測(cè)量結(jié)果產(chǎn)生影響，標(biāo)準(zhǔn)頻率的準(zhǔn)確度應(yīng)高于被測(cè)信號(hào)準(zhǔn)確度至少 1 個(gè)數(shù)量級(jí)。1 個(gè)數(shù)字誤差對(duì)測(cè)量結(jié)果影響減小，測(cè)量準(zhǔn)確度越高。1 個(gè)數(shù)字誤差，在忽略標(biāo)準(zhǔn)頻率信號(hào)自身誤差的情況下，測(cè)量精度為： 02fff xx ??? () 由上可知：直接測(cè)頻方法的優(yōu)點(diǎn)是：測(cè)量方便，讀數(shù)直 接，在比較寬的頻率范圍內(nèi)能夠獲得較高的測(cè)量精度。1 個(gè)數(shù)字誤差的存在，難以兼顧低頻和高頻實(shí)現(xiàn)等精度測(cè)量，所以測(cè)量精度較低。它在測(cè)頻時(shí)，閘門(mén)時(shí)間不是固定的，而是被測(cè)信號(hào)的整數(shù)倍，即與被測(cè)信號(hào)保持同步，因此消除了對(duì)被測(cè)信號(hào)計(jì)數(shù)所產(chǎn)生的 177。 圖 等精度測(cè)頻原理框圖 圖 等精度測(cè)頻波形圖 測(cè)量時(shí)，首先預(yù)置閘門(mén)開(kāi)啟信號(hào)，此時(shí)計(jì)數(shù)器并不計(jì)數(shù)，等被測(cè)信號(hào)上升沿到來(lái)時(shí)，觸發(fā)器輸出計(jì)數(shù)允許信號(hào) (實(shí)際閘門(mén)信號(hào) )，計(jì)數(shù)器 l 對(duì)標(biāo)準(zhǔn)信號(hào)計(jì)數(shù)，計(jì)數(shù)器 2 對(duì)被測(cè)信號(hào)計(jì)數(shù)，預(yù)置閘門(mén)關(guān)閉時(shí)，計(jì)數(shù)器并不立即結(jié)束計(jì)數(shù)，而是等到被測(cè)信號(hào)上升沿到來(lái)時(shí)才停止計(jì)數(shù)，完成測(cè)量過(guò)程。 東北大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 第二章 系統(tǒng)設(shè)計(jì)相關(guān)理論及知識(shí) 7 (2) 誤差分析 由誤差合成公式有： ccccxxxx ffnnnnff ???? ??? () 在 ()中第一項(xiàng)為被測(cè)信號(hào)引起的量化誤差，由于實(shí)際閘門(mén)與被測(cè)信號(hào)同步，所以xn? =0，即消除了被測(cè)信號(hào)計(jì)數(shù)所產(chǎn)生的 177。當(dāng)合理選擇閘門(mén)時(shí)間和標(biāo)準(zhǔn)信號(hào)頻率，既可保證測(cè)量精度；又可提高測(cè)量速度，因此 等精度 測(cè)頻法得到了廣泛的應(yīng)用。 單片機(jī)模塊理論及知識(shí) 8051 系列單片機(jī)簡(jiǎn)介 8051 單片機(jī)的基本組成結(jié)構(gòu)如圖 所示。 片內(nèi)數(shù)據(jù)存儲(chǔ)器 RAM 和特殊功能寄存器 SFR。 兩個(gè)定時(shí) /計(jì)數(shù)器 T0、 T1，可用作定時(shí)器，也可用以對(duì)外部脈沖進(jìn)行計(jì)數(shù)。 一個(gè)串行端口，用于數(shù)據(jù)的串行通信。 內(nèi)部時(shí)鐘電路。 主要性能參數(shù)： 4k 字節(jié) 可重復(fù)擦寫(xiě) Flash 閃速存儲(chǔ)器 、 1000 次擦寫(xiě)周期 、 全靜態(tài)操作 ： 0Hz24MHz、 128*8 字節(jié)內(nèi)部 RAM、 32 個(gè)可編程 I/O 口線(xiàn) 、 2 個(gè) 16 位定時(shí) /計(jì)數(shù)器 、6 個(gè)中斷源 、 可編程串行 UART 通道 、 低功耗空閑和掉電模式 [7]。內(nèi)部含有 32 個(gè)外部雙向輸入 /輸出（ I/O）端口。 東北大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 第二章 系統(tǒng)設(shè)計(jì)相關(guān)理論及知識(shí) 9 圖 AT89C51引腳分布 Keil μ vision 2 軟件介紹 Keil Software 的 8051 開(kāi)發(fā)工具提供以下程 序，可以用它們來(lái)編譯 C 源碼，來(lái)匯編匯編源程序，連接和重定位目標(biāo)文件和庫(kù)文件，創(chuàng)建 HEX 文件，調(diào)試目標(biāo)程序 [8]。 （ 2） 用 C 語(yǔ)言或匯編語(yǔ)言創(chuàng)建源程序。 （ 4） 修改源程序中的錯(cuò)誤。 Keil uvision 可以選擇與 Proteus 連調(diào)模式，如圖 所示。 東北大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 第二章 系統(tǒng)設(shè)計(jì)相關(guān)理論及知識(shí) 10 圖 Proteus與 Keil連調(diào)設(shè)置 另外，在本系統(tǒng)調(diào)試過(guò)程中要用到串口調(diào)試，調(diào)試窗口如圖 所示。它不僅具有其它 EDA 工具軟件的仿真功能，還能仿真單片機(jī)及外圍器件。 Proteus 組合了高級(jí)原理布圖 、混合模式 SPICE 仿真， PCB 設(shè)計(jì)以及自動(dòng)布線(xiàn)，是可以實(shí)現(xiàn)一個(gè)完整的電子設(shè)計(jì)的系統(tǒng)。同時(shí)，自動(dòng)布置和自動(dòng)布線(xiàn)工具使 PCB 設(shè)計(jì)盡可能的簡(jiǎn)便，復(fù)雜的工作都由計(jì)算機(jī)完成。用戶(hù)能夠用鼠標(biāo)操作元件模型來(lái)控制設(shè)計(jì)，并能夠從指示屏上觀察到過(guò)程。這些虛擬儀器使得電路仿真非常直觀，如同在實(shí)際操作一樣。 圖 Proteus中設(shè)置與 Keil連調(diào) FPGA/CPLD 模塊概述 CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件 ， 是從 PAL 和 GAL器件發(fā)展出來(lái)的器件，相對(duì)而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。其 基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái) ， 用原理圖、硬件描述語(yǔ)言等方法 ， 生成相應(yīng)的目標(biāo)文件，通過(guò)下載電纜（ “在系統(tǒng) ”編程）將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng) [10]。通常的分類(lèi)方法是： 將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱(chēng)為 CPLD，如 Lattice 的 ispLSI 系列、Xilinx 的 XC9500 系列、 Altera 的 MAX7000S 系列和 Lattice 的 Mach 系列等。 盡管 FPGA和 CPLD都是可編程 ASI