【正文】 關鍵字： DSP芯片；數碼管；按鍵；匯編 程序 II ABSTRACT 英文摘要 KEYWORDS: Dsp chip with high speed digital signal processing function and strong real time, low power consumption, high integration embedded micro puter39。 digital tube。 assembler 1 緒 論 近年來數字化已成為現代信息技術的重要標志，數字相機、數字電視、是自收音機、數字電話、數字學習機、數字游戲機已經逐漸進入人們日常生活和工作中。 隨著 DSP技術的迅速發(fā)展，其不僅使信號處理能力更加完善，而且使系統(tǒng)開發(fā)更加方便、程序編輯調試更加靈活，功 耗也進一步降低，成本不斷下降。 DSP芯片不僅在通信、計算機領域得到廣發(fā)應用，而且也逐漸滲透到人們的日常消費領域中。本次課程設計的目的在于培養(yǎng)學生對基本 DSP芯片功能的應用和掌握，使學生在試驗原理的指導下，初步具備 基本程序的分析和設計能力，并掌握其應用方法：自行擬定實驗步驟檢查和排除故障、分析和處理實驗結果及撰寫報告的能力。數字電子鐘是一種計時裝置，它具有時、分、秒計時功能和顯示時間功能；能夠通過按鍵調整時間。 DSP 系統(tǒng)及 CCS 軟件 簡介 CCS（ Code Composer Studio）代碼調試器是 一種合成開發(fā)環(huán)境。 CCS目前有 ， 和 ，又有 CC2020 ( 針對 C2XX )， CCS5000 ( 針對 C54XX )和 CCS6000 (針對 C6X )三個不同的型號。 CCS5000具有以下特性： TI編譯器的完全集成的環(huán)境： CCS5000目標管理系統(tǒng)，內建編輯器，所有的調試和分析能力集成在一個 Windows環(huán)境中。它只對最近一次編譯中改變過的文件重新編譯，以節(jié)省編譯時間。使用戶能很容易地閱讀代碼和當場發(fā)現語法錯誤。在其窗口中，錯誤會加亮顯示只要雙擊錯誤就可以直接到達出錯處。 PDM允許將命令傳播給所有的或所選擇的處理器。對于頻域圖， FFT在主機內執(zhí)行，這樣就可以觀察所感興趣的部分而無須改變它的 DSP代碼。 文件探針在算法處通過文件提取或加入信號或數據： CCS5000 允許用戶從 PC 機讀或寫信號流。 圖形分析： CCS5000的圖形分析能力在其環(huán)境中是集成的。且允許用戶將應用程序集成到 CCS5000。結構、數組、指針都能很簡單地遞歸擴展和減少，以便進入復雜結構。 目標 DSP上的幫助： DSP結構和寄存器上的在線幫助可以使用戶不必查看技術手冊。 3 第一章 方案論證與比較 數字時鐘是本設計的最主要的部分。 方案一：本方案采用 Dallas公司的專用時鐘芯片 DS12887A。為保證時鐘在電網電壓不足或突然掉電等突發(fā)情況下仍能正常工作，芯片內部包含鋰電池。而且即使系統(tǒng)不上電，程序不執(zhí)行時，鋰電池也能保證芯片的正常運行，以備隨時提供正確的時間。原理為：在單片機內部存儲器設三個字節(jié)分別存放時鐘的時、分、秒信息。該方案具有硬件電路簡單的特點。 基于硬件電路的考慮，本設計采用方案二完成數字時鐘的功能。所謂靜態(tài)顯示，就是當顯示器顯示某一字符時，相應的發(fā)光二極管恒定的導通或截止。靜態(tài)顯示時較小的電流能獲得較高的亮度，且字符不閃爍。 方案二：動態(tài)顯示。利用人的視覺暫留功能可以看到整個顯示，但必須保證掃描速度足夠快，字符才不閃爍。調整參數可以實現較高穩(wěn)定度的顯示。 從節(jié)省 I/O口和降低能耗出發(fā)，本設計采用方案二。 74HC138可充當一個 8輸出多路分配器，未使用的使能輸入端必須保持綁定在各自合適的高有效或低有效狀 態(tài)。5 74HC138譯碼器可接受 3位二進制加權地址輸入（ A, B和 C），并當使能時，提供 8個互斥的低有效輸出（ Y0至 Y7）。除非 S2和 S3置低且 S1置高，否則 74HC138將保持所有輸出為高。如圖 所示： 圖 74HC138 譯碼器 驅動芯片 74HC273 74HC273是一款高速 CMOS器件， 74HC273引腳兼容低功耗肖特基 TTL（ LSTTL）系列。 74HC273的公共時鐘（ CLK）和主復位（ CLR）端可同時讀取和復位（清零）所有觸發(fā)器。一旦 CLR輸入電平為低，則所有輸出將被強制置為低，而不依賴于時鐘或者數據輸入。由于各位的段碼線并聯， 8位 I/O口輸出段碼對各個顯示位來說都是相同的，如下圖 ： 圖 LED 數碼管 控制部分 TMS320LF2407A是 TI 公司推出的一款定點 DSP控制器，它采用了高性能靜態(tài) CMOS技術，使得供電電壓降為 3． 3V，減小了控制器的功耗； 40MIPS的執(zhí)行速度使得指令周期縮短到25ns(40MHz)，從而提高了控制器的實時控制能力；集成了 32K字的閃存 (可加密 )、 2． 5K的 RAM、 500ns轉換時間的 A／ D轉換器，片上事件管理器提供了可以滿足各種電機的 PWM接口和 I／ O功能，此外還提供了適用于工業(yè)控制領域的一些特殊功能，如看門狗電路、 SPI、SCI和 CAN控制器等，從而使它可廣泛應用于工業(yè)控制領域。 本最小系統(tǒng)選擇了 TI公司的 TPS767D301作為 DC/DC轉換芯片。電源電路原理圖如下圖所示。在 DSP內部，有一個鎖相環(huán)時鐘模塊 PLL(PhaseLock loops)，它是被作為一個片內未設看待的，接在片內外設總線上，為 DSP提供所需的各種時鐘信號。 DSP2407A最小系統(tǒng)時鐘硬件設計有兩種工作方法。另一種方法是不使用片內的振蕩電路，完全由外部有源晶體振蕩器產生時鐘信號，直接接入 XTAL1/CLKIN引腳，此時， XTAL2腳懸空。但著一方式仍是用片內的 PLL倍頻電路來對這一來自片外的時鐘進行倍頻，以產生所需的時鐘。 JTAG(Joint Test Action Group)是 1985年指定的檢測 PCB和 IC芯片的一個標準。仿真器 JTAG的仿真頭如下圖 JTAG仿真信號表 ： 圖 仿真器 JTAG 的仿真頭 表 JTAG仿真信號 JTAG信號 信號說明 仿真器輸入 /輸出狀態(tài) DSP輸入 /輸出狀態(tài) EMU0 仿真引腳 0 輸入 輸入 /輸出 EMU1 仿真引腳 1 輸入 輸入 /輸出 PD(Vcc) 目標板存在檢測信號。