【正文】 是基于元件例化或生成語句的應用，表示元件問的互連，其風格最接近實際的硬件結構。其各自作用如圖11所示：圖11VHDL基本程序結構以上四個部分并不是每一個VHDL程序都必須具備的，其中只有一個實體和一個與之對應的結構體是必須的。實體類似與原理圖中的一個部件符號，它并不描述設計的具體功能，只定義了該設計所需的全部輸入輸出信號。在結構體描述中可采用行為描述、結構描述或數(shù)據(jù)流描述三種不同的描述方式，或稱為建模方法，從不同的側面描述結構體的行為方式。結構體的語法格式如下：ARCHITECTURE 結構體名 OF 實體名 IS [聲明語句]BEGIN [功能描述語句]END [ARCHITECTURE] 結構體名[8]； MAX+PLUS II開發(fā)系統(tǒng)概述1 Max+plusII 簡介Max+plusII (Multiple array matrix and programmable logic user system)是Altera 公司提供的FPGA/CPLD開發(fā)集成環(huán)境，Altera是世界上最大可編程邏輯器件的供應商之一。在Max+plusII上可以完成設計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結構無關的設計環(huán)境，是設計者能方便地進行設計輸入、快速處理和器件編程。它具有豐富的圖形界面，輔之以完整的、即時訪問的在線文檔，使設計者能夠輕松的使用Max+plusII軟件包設計數(shù)字集成電路。目前MAX+PLUS II支持與Candence、Exemplarlogic、Synopsys、Synplicity Viewlogic等其它公司所提供的EDA工具接口。MAX+PLUS II的Compiler還提供了強大的邏輯綜合與優(yōu)化功能，使用戶比較容易地將起設計集成到器件中。4）豐富的設計庫MAX+PLUSII提供了豐富的庫單元，其中包括74系列的全部器件和多種特殊的邏輯宏功能以及參數(shù)化的兆功能供設計者調用，大大減輕了設計者的工作量，縮短了設計周期。由于MAX+PLUSII支持多種器件，設計者不必學習新的工具就可支持新的結構。 主要內容本文在第一章主要介紹了此次畢業(yè)設計的背景及硬件描述語言VHDL和EDA開發(fā)系統(tǒng)MAX+PLUSII的特點。第三章主要展示了程序在硬件仿真時的結果。它主要由五個部分組成；時間部分、分頻部分、計費部分、里程計數(shù)部分以及譯碼顯示部分。2 分頻部分，將全局時鐘轉化為時間所用的時鐘脈沖。4 計費部分則接受里程脈沖，以及時間部分的五分鐘計時信號，然后通過邏輯關系，計算出總的費用，再進行輸出。如圖22所示，為頂層模塊圖 圖22頂層模塊圖由圖中可以看出： 時間部分：time1模塊； 計費部分：jifei模塊； 分頻部分：FP模塊； 里程計數(shù)部分：scounter模塊；譯碼顯示部分：saomiao模塊、XUAN模塊、XUAN1模塊、yimaxianshi1模塊、fenwei模塊、qiehuan模塊； 分頻部分的實現(xiàn) 圖23 分頻模塊圖 分頻部分主要由一個分頻電路組成。部分相關代碼如下：process(clk)begin if rising_edge(clk) then a=a+1。 elsif a146 then clk_5hz=39。 else clk_5hz=39。 end if。end process。 時間部分的實現(xiàn)圖25 時間模塊圖時間部分主要由TIME1模塊組成，主體是一個數(shù)字電子鐘，分別有時、分、秒的輸出以及白天黑夜信號D/N、五分鐘計時time_5m信號的輸出，5分鐘計時顯示輸出功能；同時它具有調時、調分的的功能，在出租車上也可以作為日常時間電子表使用。具體相關代碼如下所示： if(S=59)then S=0。 if(H=23)then H=0。 end if。 end if。 end if。從而實現(xiàn)數(shù)字電子鐘的計數(shù)功能。139。139。 else H=H+1。 elsif adjustM=39。 then if M=59 then M=0。 end if。波形仿真圖如圖26所示：圖26 時間模塊調時部分波形仿真圖3 白天黑夜信號D/N任務要求22:00—5:00為黑夜，其他時間為白天，因為白天和黑夜的初始計費不同，所以要輸出一個白天黑夜的信號。相關程序如下所示： process(H) is begin if H=5 and H=21 then D=39。 else D=39。 end if。當H=5和H=21之間為白天，D輸出高電平，其他時間為黑夜即H 在22:00到5:00之間。相關程序如下所示： if rising_edge(clock) then if pause=39。 then if timecount1=4 then timecount1=0。time_5m=39。 else a:=a+1。039。 else timecount1=timecount1+1。 else a:=0。time_5m=39。 end if。程序的驅動脈沖為5hz的clock脈沖，因此使用了一個5進制的計數(shù)器，轉化為1hz,后使用，每當timecount1計5個數(shù)后，a加1，當a=299時，a歸零，共需300秒，為5分鐘，這是time_5m輸出一個高電平脈沖。 波形仿真圖如圖28所示：圖28 時間模塊五分鐘計時脈沖仿真圖5 五分鐘計時顯示功能五分鐘計時顯示功能，為在停車計費期間，顯示出的停車時間，它是與5分鐘計時信號同步的，都是感應暫停按鍵pause來開始啟動的。相關程序如下所示： if pause=39。 then if jishicount=299 then jishicount=0。 else jishi=jishi+1。 else jishicount=jishicount+1。 else jishicount=0。程序的驅動脈沖也是5hz的clock脈沖，, 所以采用300進制計數(shù)，當計數(shù)jishicount=299時，jishi加1，為1分鐘。 1 輸出12公里信號功能通過對半公里信號脈沖進行累加計數(shù)，用一個24進制計數(shù)器來完成。139。139。139。 else x=00000000。039。 end if。其中當開始按鍵start=39。時，y=sclk,sclk為半公里脈沖，當?shù)竭_y的上升沿時，x加1，當x=23時，即計數(shù)達到24時，12公里信號s被置為高電平，從而達到輸出12公里信號的功能。相關程序如下所示： if start=39。 then if l=0 then l:=1。 if w2=1001 then w2=0000。 end if。 end if。 end if。w2=0000。其中l(wèi)為一個二進制變量，將半公里脈沖，累加為一公里，然后再進行累加。 波形仿真圖如圖211所示：圖211 計費里程顯示波形仿真圖 里程計數(shù)部分在整個出租車計價器的設計中很重要，因為它是計費的根本所在，它要輸出顯示總的行程數(shù)，更要準確的輸出12公里信號以控制計費部分的改變計費模式，從而達到準確計費的目的。1 白天黑夜基本計費功能，以半公里提前計費，唯一不同的是，兩公里提前計費；，兩公里提前計費?；居嬞M，為接收半公里信號脈沖，即每接收一個辦公里信號。 相關的程序代碼如下所示： if counter=4 then if d1=0100 then d1=0000。 if d3=1001 then d3=0000。 else d4=d4+1。 else d3=d3+1。 else d2=d2+1。 elsif d1=0110 then d1=0010。 if d3=1001 then d3=0000。 else d4=d4+1。 else d3=d3+1。 else d2=d2+1。 elsif d1=1000 then d1=0100。 if d3=1001 then d3=0000。 else d4=d4+1。 else d3=d3+1。 else d2=d2+1。 else d1=d1+0110。 end if。程序中，counter為半公里脈沖計數(shù)變量，當counter=4的時候為兩公里，因為要實現(xiàn)半公里提前計費，因此當counter=4時，開始在初始計費上累加計費。139。 else d2=0101。 end if。白天計費波形仿真圖如圖213所示：圖213 白天計費波形仿真圖黑夜計費波形仿真圖如圖214所示：圖214 黑夜計費波形仿真圖2 大于12公里計費功能功能要求：當計費里程達到12公里后，計費模式將要改變，變?yōu)槊抗飪稍?，即半公?元。相關程序代碼如下所示： if s=39。 then ....... else if d2=1001 then d2=0000。 if d4=1001 then d4=0000。 end if。 end if。 end if。波形仿真圖如圖215所示：圖215 大于12公里計費波形仿真圖由圖中可以看出，12公里信號s被置為高電平后，每一個半公里脈沖都會使計費加1，即d2加1。因此，每一個五分鐘停車計時脈沖都相當于一個半公里里程脈沖。波形仿真圖如圖216所示：圖216 停車計費波形仿真圖由圖中可以看出，當pause被置一后，沒感應到一個五分鐘計時脈沖。它是出租車計價器的核心部分。因為EDA試驗箱上，僅有八個數(shù)碼管，要將它們一次性全部顯示出來，是不可能的，因此，采用切換的方法。譯碼顯示部分由saomiao模塊、XUAN模塊、XUAN1模塊、yimaxianshi1模塊、fenwei模塊、qiehuan模塊組成，下面將逐一介紹這些模塊的工作原理和主要功能。相關程序代碼如下所示： process(clk) begin if rising_edge(clk) then if sel=111 then sel=000。 end if。 end process。波形仿真圖如圖218所示：圖218 分頻模塊波形仿真圖2 XUAN、XUAN1模塊 圖219 XUAN模塊 圖220 XUAN1模塊XUAN、XUAN1模塊分別為八選一和六選一選擇器，受sel控制，根據(jù)sel的值進行選擇輸出。他們的大體工作原理是相同的。 when001=p=d1。 when011=p=