【正文】 電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。比較典型的就是 Xilinx 公司的 FPGA 器件系列和 Altera 公司的 CPLD 器件系列，它們開(kāi)發(fā)較早，占用較大的 PLD 市場(chǎng)。VHDL 的全名是 Very High Speed IC Hardware Description Language （極高速集成電路硬件描述語(yǔ)言）。采用 VHDL 作為 HDL 綜合設(shè)計(jì)的優(yōu)點(diǎn)有：標(biāo)準(zhǔn)語(yǔ)言，即設(shè)計(jì)者可在不同的環(huán)境（例如 MAX PLUS II）下進(jìn)行設(shè)計(jì)；仿真和綜合均可采用同一種語(yǔ)言進(jìn)行；VHDL 中提供的大量的模塊資源，簡(jiǎn)化了設(shè)計(jì)者的開(kāi)發(fā)工作；由 VHDL 描述的源文件既是程序軟件又可作為設(shè)計(jì)的文檔。當(dāng)系統(tǒng)規(guī)模不太大時(shí)，原理圖輸入方式描述還較適宜，但系統(tǒng)比較復(fù)雜時(shí)，它將難以快速有效地建立描述文件。正是高效 VHDL 技術(shù)與高密度 PLD 的結(jié)合使用，大大降低了復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)難度，提高了工作效率。主要論述了一個(gè)汽車尾燈控制器從設(shè)計(jì)思路到系統(tǒng)仿真的整個(gè)設(shè)計(jì)過(guò)程。汽車作為一種很重要的生活工具也沒(méi)有例外地深入到 桂忱 汽車尾燈控制電路的 PLD 實(shí)現(xiàn) 第 2 頁(yè) 共 29 頁(yè) 人們生活的方方面面。而作為汽車行車很重要的一部分——車燈控制方式很是重要。而作為尾燈，它有著很大的作用，無(wú)論是行車之中還是車輛在駐留的時(shí)候，都是必須有各種不同的反映的，于是，汽車尾燈的設(shè)計(jì)是很重要的。而隨著集成電路和計(jì)算機(jī)技術(shù)的飛速發(fā)展，電子設(shè)計(jì)自動(dòng)化已經(jīng)發(fā)展成為可以代替設(shè)計(jì)者完成電子系統(tǒng)設(shè)計(jì)的重要工具?；?PLD 的電路控制方式是可靠的和可以預(yù)測(cè)的控制方式，其安全性很高，屬于智能控制的范疇。PLD（Programmable Logic Device）是可編程邏輯器件的總稱，PLD 基本上可以完成任何數(shù)字器件的功能，從高性能 CPI 到簡(jiǎn)單集成電路，均可以用 PLD 實(shí)現(xiàn)。具備設(shè)計(jì)時(shí)間短，PCB 面積小，系統(tǒng)的可靠性強(qiáng)等特點(diǎn)。簡(jiǎn)單介紹可編程邏輯器件的發(fā)展歷程。期間，微電子技術(shù)迅猛發(fā)展，集成電路的集成規(guī)模幾乎以平均每 1~2 年翻一番的速度快速增長(zhǎng)。作為 ASIC 的重要分支，可編程邏輯器件即 PLD 因其成本低、使用靈活、設(shè)計(jì)周期短、可靠性高且風(fēng)險(xiǎn)小而得到普遍應(yīng)用，發(fā)展非常迅速。一般情況下，我們可按集成度對(duì)其分類，詳見(jiàn)圖 所示：可編程邏輯器件（PLD）簡(jiǎn)單 PLD 復(fù)雜 PLDPROM PLA PAL GAL CPLD FPGA圖 可編程邏輯器件集成度分類最早的 PLD 是 1970 年制成的 PROM（可編程只讀存儲(chǔ)器），它由固定的與陣列和可編程的或陣列組成?！睘楣潭ㄟB接，“*”為可編程連接。PLA 解決了 PROM 當(dāng)輸入變量增加時(shí)會(huì)引起存儲(chǔ)容量迅速增加的問(wèn)題，但價(jià)格較貴，編程復(fù)雜，支持 PLA 的開(kāi)發(fā)軟件有一定難度，因而沒(méi)有得到廣泛 桂忱 汽車尾燈控制電路的 PLD 實(shí)現(xiàn) 第 4 頁(yè) 共 29 頁(yè) 應(yīng)用。20 世紀(jì) 80 年代初，Lattice 公司發(fā)明了通用陣列邏輯（GAL），這是一種可電擦寫、可重復(fù)編程并且可設(shè)置加密的 PLD。由于 GAL 是在 PAL 基礎(chǔ)上設(shè)計(jì)的，能與許多種 PAL 器件保持兼容，可直接替代，所以目前在很多產(chǎn)品上仍有廣泛應(yīng)用。而現(xiàn)在的可編程邏輯器件以大規(guī)模、超大規(guī)模集成電路工藝制造的 CPLD 和 FPGA 為主。作為 CPLD 器件，至少應(yīng)包含三種結(jié)構(gòu)：可編程邏輯宏單元，可編程 I/O 單元，可編程內(nèi)部連線。PLD 在電子技術(shù)領(lǐng)域中的應(yīng)用主要有以下三個(gè)方面。利用 CPLD/FPGA可以把多個(gè)微機(jī)系統(tǒng)的功能集成在同一塊芯片中，即進(jìn)行所謂的“功能集成”。CPLD/FPGA 在集成度、功能和速度上的優(yōu)勢(shì)正好滿足通信系統(tǒng)的這些要求。3．在數(shù)字信號(hào)處理技術(shù)（DSP）領(lǐng)域中的應(yīng)用DSP 在很多領(lǐng)域內(nèi)具有廣泛的用途，如雷達(dá)、圖像處理、數(shù)據(jù)壓縮、數(shù)字電視和數(shù)字通信機(jī)等?，F(xiàn)在，CPLD/FPGA 為 DS 提供了解決問(wèn)題的方案，CPLD/FPGA 和 DSP 的技術(shù)結(jié)合，能夠在集成度、速度（實(shí)時(shí)性）和系統(tǒng)功能方面滿足 DSP 的需要。例如，用 FPGA 可以將一塊 PC機(jī)長(zhǎng)卡大小的圖像處理板縮小到一塊 FPGA 芯片和幾片外圍電路上。PLD 在 ASIC 設(shè)計(jì)中也存在著廣泛的應(yīng)用。CPLD/FPGA 芯片是特殊的 ASIC 芯片，它們除具有 ASIC 的特點(diǎn)之外，還具有自身的優(yōu)勢(shì)。但隨著密度的不斷提高，芯片則受到引腳的限制，片上芯片雖然很多，但接入內(nèi)核的引腳數(shù)目卻是有限的。另外，與 ASIC 相比，可編程邏輯器件研制周期較短，先期開(kāi)發(fā)費(fèi)用較低，也沒(méi)有最少訂購(gòu)數(shù)量的限制，所有這一切簡(jiǎn)化了庫(kù)存管理。 桂忱 汽車尾燈控制電路的 PLD 實(shí)現(xiàn) 第 6 頁(yè) 共 29 頁(yè) 可編程邏輯器件的發(fā)展方向Altera 以 MAX CPLD 確定了全新的發(fā)展方向 最大的復(fù)雜可編程邏輯器件（CPLD）供應(yīng)商。MAX 器件的成本是 CPLD 的一半，它采用了新的查找表（LUT）體系，因此每個(gè) I/O 管腳的成本是市面上最低的，而且開(kāi)創(chuàng)了 CPLD 體系的新紀(jì)元 Altera 摒棄了傳統(tǒng)的宏單元體系采用了查找表（LUT ）結(jié)構(gòu)滿足 CPLD 設(shè)計(jì)者的需求“基于 LUT 的體系采用 TSMC 的 嵌入 Flash 工藝，使其裸片尺寸是同樣工藝下競(jìng)爭(zhēng)器件的四分之一，大大減小的裸片尺寸使得成本比上一代 MAX 降低了 50%。 ” ELARM820 型教學(xué)實(shí)驗(yàn)系統(tǒng)介紹ELARM820 型嵌入式實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)適合高等院?！肚度胧较到y(tǒng)原理開(kāi)發(fā)與設(shè)計(jì)》課程的實(shí)驗(yàn)教學(xué)，可以移植linux、uclinux 、VxWorks、pSOS 、QNX、ucosII、Windows CE 等嵌入式操作系統(tǒng)，適合嵌入式系統(tǒng)的實(shí)驗(yàn)教學(xué)、課題開(kāi)發(fā)、畢業(yè)設(shè)計(jì)及電子設(shè)計(jì)競(jìng)賽等，同時(shí)該系統(tǒng)也是電子工程師們理想的開(kāi)發(fā)工具。圖 型教學(xué)實(shí)驗(yàn)箱 桂忱 汽車尾燈控制電路的 PLD 實(shí)現(xiàn) 第 7 頁(yè) 共 29 頁(yè) ELARM 820 型教學(xué)實(shí)驗(yàn)系統(tǒng)屬于一種綜合的教學(xué)實(shí)驗(yàn)系統(tǒng)。實(shí)驗(yàn)箱底板資源豐富。同時(shí)，實(shí)驗(yàn)系統(tǒng)上的 TechV 總線和 Elab 總線能夠擴(kuò)展 TechV 系列和 Elab 系列功能模塊，極大增強(qiáng)系統(tǒng)的功能，用戶也可以基于 TechV 總線和 ELAB 總線開(kāi)發(fā)自己的應(yīng)用模塊，完成自己的課題。CPU 板可以更換，支持五種 CPU。S3C2410（ARM9 內(nèi)核）：主處理器：S3C2410 （ 200 MIPS ARM920T 內(nèi)核） ；外部存儲(chǔ)器擴(kuò)展：64MB SDRAM、32MB 的 NANDFlash；10/100M 自適應(yīng)以太網(wǎng)接口；USB 接口（Host 或 peripheral）兩種模式；標(biāo)準(zhǔn)的 RS232 接口；實(shí)時(shí)時(shí)鐘（RTC）單元；擴(kuò)展總線接口，連接所有信號(hào)線，可進(jìn)行應(yīng)用背板擴(kuò)展；標(biāo)準(zhǔn) 20 針 JTAG 調(diào)試接口；復(fù)位電路，電源、運(yùn)行狀態(tài)指示燈；直流 5V 單電源供電，含電源轉(zhuǎn)換電路。實(shí)驗(yàn)箱底板：主要包括以下模塊： 桂忱 汽車尾燈控制電路的 PLD 實(shí)現(xiàn) 第 8 頁(yè) 共 29 頁(yè) CPU 板接口單元：可接 ARM7,ARM9,ARM10 等 CPU 板；數(shù)字量輸入輸出單元：輸入：8 位自鎖按鍵開(kāi)關(guān)；輸出：8 位數(shù)碼管及 8 為發(fā)光二極管；PS/2 擴(kuò)展接口，可擴(kuò)展 PS/2 擴(kuò)展板，連接鍵盤鼠標(biāo)；液晶顯示單元： 寸彩色液晶屏，最大分辨率為3202256 色，采用彩色 STN 制式、CCFL 背光；鍵盤接口單元為 44 鍵盤，帶8 位 LED 數(shù)碼管，芯片 HD7279A，用戶可自定義鍵值；音頻及接口模塊：IIS 格式芯片 UDA1341TS，采樣率最高 48KHz，通過(guò) IIS 總線和系統(tǒng)連接，一個(gè)立體聲耳機(jī)輸出（ 外接耳機(jī)接口） ，一個(gè)立體聲麥克輸入（ 外接耳機(jī)接口） ，一個(gè)音頻信號(hào)輸入（ 外接耳機(jī)接口） ； USB 接口:1 個(gè)主接口，兩個(gè)設(shè)備接口，芯片SL811H/S、PDIUSBD12，支持 協(xié)議） ；RS232 通訊模塊：標(biāo)準(zhǔn) RS232 接口，完成與 PC 機(jī)的串行數(shù)據(jù)的轉(zhuǎn)換； IIC 總線接口；IDE 接口：可外掛硬盤；SD 卡接口：通信頻率最高 25MHz，芯片 W86L388D，兼容 MMC 卡；A/D 轉(zhuǎn)換模塊：芯片自帶的8 路 10 位 A/D，滿量程 ；步進(jìn)電機(jī)控制模塊：兩相四拍式，步距角 176。輸出頻率范圍 0～120KHz,幅值范圍 0~+5V（最大） ；CPLD 單元: 完成各資源所需的地址譯碼,片選信號(hào),以及一些高低電平的模擬；電源模塊單元:為系統(tǒng)提供+5V、 +12V、12V、+ 電源模塊單元；信號(hào)擴(kuò)展單元：達(dá)盛公司標(biāo)準(zhǔn)擴(kuò)展總線，外擴(kuò)所有信號(hào)接口，用戶可進(jìn)行功能擴(kuò)展。ELARM 820 型教學(xué)實(shí)驗(yàn)系統(tǒng)有以下幾個(gè)特點(diǎn)：1．移植了目前最為流行的時(shí)時(shí)開(kāi)放源碼的雙操作系統(tǒng) UC/OSII 及UCLINX，LINUX。3．硬件資源豐富：包括模擬信號(hào)發(fā)生器、數(shù)字量 IO 擴(kuò)展、 RS232 接口、USB 接口、以太網(wǎng)接口、LCD 顯示單元、觸摸屏單元、鍵盤接口等單元、PS/2 接口單元、IDE 接口、SD 卡接口、直流電機(jī)、步進(jìn)電機(jī)和溫度控制單元。 桂忱 汽車尾燈控制電路的 PLD 實(shí)現(xiàn) 第 9 頁(yè) 共 29 頁(yè) 5．提供源代碼，并且實(shí)驗(yàn)程序都有詳盡的注釋說(shuō)明，特別方便實(shí)驗(yàn)教學(xué)。 桂忱 汽車尾燈控制電路的 PLD 實(shí)現(xiàn) 第 10 頁(yè) 共 39 頁(yè) 2 理論基礎(chǔ) FPGA/CPLD 概述隨著數(shù)字集成電路的不斷更新和換代，特別是可編程邏輯器件的出現(xiàn)，使得傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法發(fā)生了根本的改變。FPGA 和 CPLD 都是可編程邏輯器件，它們是在 PAL、CAL 等邏輯器件的基礎(chǔ)上發(fā)展起來(lái)的。這樣的 FPGA/CPLD 實(shí)際上就是一個(gè)子系統(tǒng)部件，因此它受到了世界范圍內(nèi)電子工程設(shè)計(jì)人員的廣泛關(guān)注和普遍歡迎。所以一片 FPGA 芯片可以替代多個(gè)邏輯功能復(fù)雜的邏輯部件，或者一個(gè)小型數(shù)字系統(tǒng)。邏輯單元型結(jié)構(gòu)（LCA，Logic Cell Array）的 FPGA 由三部分組成，即邏輯單元陣列 CLB（configurable logic block） 、I/O 單元、互聯(lián)資源。PAL 結(jié)構(gòu)擴(kuò)展型 FPGA 則是在 PLA 基礎(chǔ)上加以改進(jìn)和擴(kuò)展，大幅度增加了寄存器數(shù)量和 I/O 引腳數(shù)，增設(shè)了可編程互聯(lián)資源，改善了互聯(lián)模式，改進(jìn)了陣列結(jié)構(gòu)使得芯片的利用率大大提高。PAL、 GAL 都采用這種形式，但 CPLD 同它們相比，增加了內(nèi)部連線對(duì)邏輯宏單元和I/O 單元也有重大改進(jìn)。部分 CPLD 器件內(nèi)還集成了 RAM、FIFO 或雙口RAM 等存儲(chǔ)器，以適應(yīng) DSP 應(yīng)用設(shè)計(jì)的要求。 桂忱 汽車尾燈控制電路的 PLD 實(shí)現(xiàn) 第 11 頁(yè) 共 29 頁(yè) FPGA/CPLD 之間存在一些區(qū)別，主要有如下幾方面。表 21 CPLD 與 FPGA 的區(qū)別器件比較點(diǎn)FPGA CPLD結(jié)構(gòu)工藝 SRAM EPROM 或 FLASH基本結(jié)構(gòu) LUT 查找表 乘積項(xiàng)Pin—Pin 時(shí)延 不定 確定配算存儲(chǔ)器 需外掛 ROM 不需保密注論 無(wú)保密性 可加密工作電壓 或 5V編程工藝通過(guò)PC 機(jī)并行口或?qū)Ｓ镁幊唐骰騿纹瑱C(jī)進(jìn)行配置ISP 在線編程應(yīng)用主要針對(duì)要求不是很高，設(shè)計(jì)邏輯較復(fù)雜的系統(tǒng)，適合于完成時(shí)序較多的邏輯電路主要針對(duì)速度要求高，但設(shè)計(jì)邏輯又不是很復(fù)雜的系統(tǒng)，適合于完成算術(shù)和組合邏輯FPGA/CPLD 的特點(diǎn)主要有如下幾方面：1．CPLD/FPGA 具有用戶可編程的特性?？s短了產(chǎn)品的開(kāi)發(fā)、上市時(shí)間，降低了開(kāi)發(fā)成本。不僅使設(shè)計(jì)修改和產(chǎn)品升級(jí)變得十分方便，而且極大地提高了電子系統(tǒng)的靈活性和通用能力。4．FPGA/，不需要設(shè)計(jì)人員承擔(dān)風(fēng)險(xiǎn)和費(fèi)用，只需在自己的實(shí)驗(yàn)室里通過(guò)在相關(guān)的軟、硬件環(huán)境下完成芯片的最終功能。 桂忱 汽車尾燈控制電路的 PLD 實(shí)現(xiàn) 第 12 頁(yè) 共 29 頁(yè) 5．FPGA/。6．設(shè)計(jì)師不可或缺的重要手段——IP 核。 VHDL 語(yǔ)言概述電子設(shè)計(jì)自動(dòng)化（EDA）的關(guān)鍵技術(shù)之一是要求用形式化方法來(lái)描述數(shù)字系統(tǒng)的硬件電路。硬件描述語(yǔ)言是 EDA 技術(shù)的重要組成部分，VHDL 是作為電子設(shè)計(jì)主流硬件描述語(yǔ)言，VHDL （Very High Speed Integrated Circuit Hardware Description Language）于1983 年由美國(guó)國(guó)防部發(fā)起創(chuàng)建，由 IEEE 進(jìn)一步發(fā)展并在 1987 年作為 IEEE 標(biāo)準(zhǔn)10760 發(fā)布。VHDL 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。一個(gè)完整的 VHDL 程序包括以下幾個(gè)基本組成部分：實(shí)體（Entity） ，結(jié)構(gòu)體（Architecture） ，程序包（Package） ，庫(kù)（Library） 。程序包存放各設(shè)計(jì)模塊能共享的數(shù)據(jù)類型，常數(shù)，子程序等。VHDL 語(yǔ)言的編譯環(huán)境有不同的版本，我們應(yīng)用的是 Altera 公司的 M