【正文】 。方案中在FPGA通信模塊中嵌入了一個雙端RAM，首先我們將我們要顯示的數(shù)據(jù)通過寫時鐘和寫地址存入模塊中，然后單片機(jī)自己產(chǎn)生一組時鐘信號來讀取模塊中所要顯示的內(nèi)容。當(dāng)單片機(jī)處理完一個顯示后再去取下一個“指令”（數(shù)據(jù)）。只要在每組數(shù)據(jù)的結(jié)尾設(shè)置一個值（此值為存儲結(jié)束標(biāo)志，試驗中是將一系列的二進(jìn)制數(shù)存入RAM中，在正常數(shù)據(jù)傳輸時數(shù)據(jù)的第6位是’0’,當(dāng)結(jié)束一組顯示時我們只需將0改成1即可，），告訴雙方一輪存儲或顯示結(jié)束，然后再重新開始（即重新從存儲器的第一個地址存數(shù)據(jù)取數(shù)據(jù)）。FPGA數(shù)據(jù)產(chǎn) 生單片機(jī)接受數(shù)據(jù)并馬上傳給lcd讓lcd顯示LCD顯示數(shù)據(jù)控制線控制線數(shù)據(jù)線圖31 系統(tǒng)原理框圖硬件選擇：FPGA，Cyclone EP1C6，單片機(jī),AT89C51。167。 系統(tǒng)方案論證 在本方案中我們采用了并行數(shù)據(jù)傳輸?shù)姆绞?，能實現(xiàn)數(shù)據(jù)的高速傳輸，對系統(tǒng)的設(shè)計類似計算機(jī)的組成的原理，MCU_51單片機(jī)好比計算機(jī)的CPU，LCD如顯示器，我們在FPGA內(nèi)部設(shè)計了一個嵌入式存儲器，里面存放單片機(jī)要讀取的數(shù)據(jù)代碼，相當(dāng)于CPU讀取的指令。則我們需要在單片機(jī)內(nèi)部開辟部分字庫區(qū)。經(jīng)論證方案可行。 系統(tǒng)需求 通過單片機(jī)的控制，LCD能顯示部分常用漢字，常用字符，26個英文字母及09的數(shù)字。 LCD能動態(tài)顯示FPGA發(fā)送的數(shù)據(jù)。 實現(xiàn)FPGA與單片機(jī)的串行數(shù)據(jù)通信。167。課題基于實驗箱的開發(fā)，則我們的硬件平臺選擇GW48PK2實驗箱。這兩個軟件的使用將在第四章作詳細(xì)介紹。 單片機(jī)167。盡管他的大部分功能集成在一塊小芯片上，但是它具有一個完整計算機(jī)所需要的大部分部件：CPU、內(nèi)存、內(nèi)部和外部總線系統(tǒng)，目前大部分還會具有外存。而現(xiàn)在最強(qiáng)大的單片機(jī)系統(tǒng)甚至可以將聲音、圖像、網(wǎng)絡(luò)、復(fù)雜的輸入輸出系統(tǒng)集成在一塊芯片上。單片機(jī)由芯片內(nèi)僅有CPU的專用處理器發(fā)展而來。早期的單片機(jī)都是8位或4位的。此后在8031上發(fā)展出了MCS51系列單片機(jī)系統(tǒng)。隨著工業(yè)控制領(lǐng)域要求的提高，開始出現(xiàn)了16位單片機(jī)，但因為性價比不理想并未得到很廣泛的應(yīng)用。167。AT90系列單片機(jī)是增強(qiáng)RISC結(jié)構(gòu)、全靜態(tài)工作方式、內(nèi)載在線可編程Flash的單片機(jī),也叫AVR單片機(jī). 　　（4）PHLIPIS 51PLC系列單片機(jī)(51單片機(jī))　　PHILIPS公司的單片機(jī)是基于80C51內(nèi)核的單片機(jī),嵌入了掉電檢測、模擬以及片內(nèi)RC振蕩器等功能,這使51LPC在高集成度、低成本、低功耗的應(yīng)用設(shè)計中可以滿足多方面的性能要求. 　?。?）HOLTEK單片機(jī)　　臺灣盛揚半導(dǎo)體的單片機(jī),價格便宜,種類較多,但抗干擾較差,適用于消費類產(chǎn)品. 　　（6）TI公司單片機(jī)(51單片機(jī))　　,具有多種存儲模式、多種外圍接口模式,適用于復(fù)雜的實時控制場合。 FPGA167。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA的基本特點主要有： （1）采用FPGA設(shè)計ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯 片。 （3）FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。 （5) FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 目前FPGA的品種很多，有XILINX公司的Virtex系列、TI公司的TPC系列、ALTERA公司的Stratix系列等。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。當(dāng)需要修改FPGA功能時，只需換一片EPROM即可。因此，F(xiàn)PGA的使用非常靈活。 FPGA系列芯片介紹（1）LatticeSC系統(tǒng)芯片F(xiàn)PGA系列 LatticeSCFPGA將高速I/O、SERDES、結(jié)構(gòu)化的ASIC模塊 和高性能的FPGA結(jié)構(gòu)集成在單個器件上，LatticeSCFPGA采用富士通的90納米CMOS工藝技術(shù)并用300毫米硅片制造，能夠加速芯片至芯片、芯片至存儲器、高速串行、背板及網(wǎng)絡(luò)數(shù)據(jù)通道的連通性，提供“超級性能”。LatticeSCPURESPEEDI/O支持許多差分和單端I/O標(biāo)準(zhǔn)，包括LVTTL、LVCMOS、SSTL、HSTL、GTL+、LVDS、LVPECL和Hypertransport。Xilinx的主流FPGA分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇?！　? Spartan3/3L: 新一代FPGA產(chǎn)品，結(jié)構(gòu)與VirtexII類似，全球第一款90nm工藝FPGA，于2003年開始陸續(xù)推出。Altera結(jié)合帶有軟件工具的可編程邏輯技術(shù)、知識產(chǎn)權(quán)（IP）和技術(shù)服務(wù)，在世界范圍內(nèi)為14,000多個客戶提供高質(zhì)量的可編程解決方案。 Altera可編程解決方案包括：　　? 業(yè)內(nèi)最先進(jìn)的FPGA、CPLD和結(jié)構(gòu)化ASIC技術(shù)　　? 全面內(nèi)嵌的軟件開發(fā)工具　　? 最佳的IP內(nèi)核　　? 可定制嵌入式處理器　　Altera 的主流FPGA分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Cyclone，CycloneII；還有一種側(cè)重于高性能應(yīng)用，容量大，性能滿足各類高端應(yīng)用，如Startix，StratixII等，用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇?！　? Cyclone（颶風(fēng)）：Altera中等規(guī)模FPGA，2003年推出，,，與Stratix結(jié)構(gòu)類似，是一種低成本FPGA系列 ，是目前主流產(chǎn)品，其配置芯片也改用全新的產(chǎn)品。* CycloneII：Cyclone的下一代產(chǎn)品，2005年開始推出，90nm工藝，屬于低成本FPGA，性能和Cyclone相當(dāng)，提供了硬件乘法器單元,剛剛推出的新一代低成本FPGA，目前市場零售還不容易買到，估計從2005年年底開始，將逐步取代Cyclone器件，成為Altera在中低FPGA市場中的主力產(chǎn)品。集成硬件乘加器,芯片內(nèi)部結(jié)構(gòu)比Altera以前的產(chǎn)品有很大變化。該芯片適合高端應(yīng)用。* StratixII: Stratix的下一代產(chǎn)品，2004年中期推出，90um工藝，大容量高性能FPGA。167。 MCS51單片機(jī)的內(nèi)部結(jié)構(gòu)及芯片圖（1）AT89C51簡述AT89C51是美國ATMEL公司生產(chǎn)的低電壓，高性能CMOS8位單片機(jī)，片內(nèi)4K bytes的可反復(fù)擦寫的只讀程序存儲器和隨機(jī)存儲器數(shù)據(jù)存儲器，器件采用ATMEL公司的高密度、非易失性存儲技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn)的MCS51指令系統(tǒng)，片內(nèi)置通用8位中央處理器和Flash存儲單元，功能強(qiáng)大AT89C51單片機(jī)可為你提供高性價比的應(yīng)用場合，可靈活應(yīng)用于各種控制領(lǐng)域。其功能框圖如下： 圖22 AT89C51單片機(jī)的功能框圖(3)AT89C51的功能結(jié)構(gòu)AT89C51提供以下標(biāo)準(zhǔn)功能結(jié)構(gòu)：l 4K字節(jié)Flash閃速存儲器?？臻e方式停止CPU的工作，但允許RAM，定時/計數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。（4）AT89C51的封裝及引腳 如圖所示為外圍引腳和封裝圖圖23為單片機(jī)外圍引腳圖引腳功能介紹：VCC:電源電壓GND：地P0口：P0口是一組8位漏極開路型雙向I/O口，也是地址/數(shù)據(jù)總線復(fù)用口。P1口：P1是一個帶內(nèi)部上拉電阻的8位雙向I/O口，P1的輸出緩沖級可驅(qū)動4個TTL門電路，是可以作為通用的I/O口使用。P2口：是一個帶有內(nèi)部上拉電阻的8位雙向I/O，可帶4個TTL邏輯門電路，在訪問外部程序存儲器或16位地址的外部數(shù)據(jù)存儲器時，P2接收高8位地址數(shù)據(jù)，也可以作為通用I/O口用?？梢詭?個TTL邏輯門電路，通常作為第二功能使用。ALE:常常作為輸出脈沖用于鎖存地址的低8位字節(jié)。XTAL1:做為內(nèi)部時鐘發(fā)生器的輸入端。 Cyclone EP1C6結(jié)構(gòu)及特性Altera Cyclone174。這些低成本器件具有專業(yè)應(yīng)用特性，例如嵌入式存儲器、外部存儲器接口和時鐘管理電路等。Cyclone FPGA是目前ASIC應(yīng)用的低成本替代方案。 ASIC 開發(fā)涉及到大量的工程資源，設(shè)計仿真和驗證，需要進(jìn)行多次重制。采用Cyclone FPGA系列，您的大批量應(yīng)用現(xiàn)在可以采用價格相當(dāng)?shù)目删幊探鉀Q方案(與ASIC相比)。 2 多電壓接口，支持LVTTL,LVCOMS,SSTL2,SSTL3和LVDS等I/O標(biāo)準(zhǔn)。 4 靈活的時鐘管理，每個器件兩個PLL，可對時鐘進(jìn)行倍頻，分頻和相移 5 專門的雙倍頻數(shù)據(jù)接口電路，可方便的與FIFO，RAM,FCRAM,SDRAM和DDR SDRAM等存儲器接口。 7 支持多種IP核。 Cyclone FPGA綜合考慮了邏輯、存儲器、鎖相環(huán)(PLL)和高級I/O接口，是價格敏感應(yīng)用的最佳選擇。 新的可編程體系結(jié)構(gòu)，實現(xiàn)低成本設(shè)計。 嵌入式存儲器資源支持多種存儲器應(yīng)用和數(shù)字信號處理(DSP)實現(xiàn) 片內(nèi)和片外系統(tǒng)時序管理使用嵌入式PLL 采用新的串行配置器件的低成本配置方案 Quartus II 網(wǎng)絡(luò)版軟件的免費支持 167。 LCD液晶器工作原理自人類進(jìn)入信息時代以來，信息顯示技術(shù)在人們社會活動和日常生活中的作用日益明顯。另一方面，60年代以后，半導(dǎo)體集成電路技術(shù)的飛速發(fā)展和廣泛應(yīng)用，使信息系統(tǒng)設(shè)備向小型化、輕型化、節(jié)能化、高密度化發(fā)展。LCD顯示模式早在上世紀(jì)60年代就己出現(xiàn)，并于上世紀(jì)70年代形成扭曲相列型TNLCD產(chǎn)業(yè)，主要應(yīng)用于電子手表、計算器當(dāng)中。隨著應(yīng)用領(lǐng)域的不斷擴(kuò)大，TN和ST\顯示模式由于其固有的不足己無法適應(yīng)顯示技術(shù)的發(fā)展，其缺陷主要表現(xiàn)在交叉效應(yīng)嚴(yán)重、顯示容量小、響應(yīng)速度慢等。LCD技術(shù)是把液晶灌入兩個列有細(xì)槽的平面之間。也就是說，若一個平面上的分子南北向排列，則另一平面上的分子?xùn)|西向排列，而位于兩個平面之間的分子被強(qiáng)迫進(jìn)入一種90度扭轉(zhuǎn)的狀態(tài)。但當(dāng)液晶上加一個電壓時，分子便會重新垂直排列，使光線能直射出去，而不發(fā)生任何扭轉(zhuǎn)。但是，由于兩個濾光器之間充滿了扭曲液晶，所以在光線穿出第一個濾光器后，會被液晶分子扭轉(zhuǎn)90度，最后從第二個濾光器中穿出?？傊?，加電將光線阻斷，不加電則使光線射出。 GDM12864A 圖形液晶顯示模塊電路特性（一） GDM12864A 的電特性配置于 GW48PK 系統(tǒng)的 LCD GDM12864A 是帶顯示存儲器的圖形液晶顯示列驅(qū)動控制器。顯示數(shù)據(jù)為“1”，相應(yīng)的像素點顯示；顯示數(shù)據(jù)為“0“，相應(yīng)的像素點就不顯示。 GDM12864A 的主要特性為： 序號符號電平狀態(tài)功能1GND0V－電源地2Vcc－邏輯電源正3V00～5V－液晶顯示驅(qū)動電源4D/IH/L輸入寄存器選擇信號7R/WH/L輸入讀／寫選擇信號8EH/L輸入使能信號7DB0H/L三態(tài)數(shù)據(jù)總線（最低位）8DB1H/L三態(tài)數(shù)據(jù)總線9DB2H/L三態(tài)數(shù)據(jù)總線10DB3H/L三態(tài)數(shù)據(jù)總線11DB4H/L三態(tài)數(shù)據(jù)總線12DB5H/L三態(tài)數(shù)據(jù)總線13DB6H/L三態(tài)數(shù)據(jù)總線14DB7H/L三態(tài)數(shù)據(jù)總線（最高位）15CS2H輸入片選2（高電平有效）16CS1H輸入片選1（高電平有效）17/RESL輸入復(fù)位信號（低電平有效）18VEE輸出LCD驅(qū)動負(fù)電壓19A輸入背光電源（+）20K0V－背光電源（）圖27電路接口定義CS１CS２GDM12864A00禁止使用01左區(qū)10右區(qū)11未選圖28接口信號中的兩個片選信號的組合定義167。 單片機(jī)與FPGA并行通信接口 在功能上，單片機(jī)與FPGA有很強(qiáng)的互補性。以這兩類期間相互結(jié)合的電力結(jié)構(gòu)在許多電子系統(tǒng)設(shè)計中被廣泛應(yīng)用。單片機(jī)通過串口總線或并行總線與FPGA交換數(shù)據(jù)信息和控制信息。采用并行總線方式時，單片機(jī)以固定的總線方式的讀/寫時序與FPGA接環(huán)信息，數(shù)據(jù)交換的速度快。為了使單片機(jī)能訪問FPGA內(nèi)部的各種資源（如存儲器、鎖存器等），單片機(jī)與FPGA接口的信號線應(yīng)包括數(shù)據(jù)總線和控制總線。單片機(jī)與FPGA相互協(xié)議控制線為RXD/TXD共2根線，地址總線的設(shè)置應(yīng)根據(jù)FPGA內(nèi)部的存儲器的容量來確定，在這里FPGA選用Altera公司的Cyclone EP1C6。PIO78,PIO79為礦質(zhì)連接線。 單片機(jī)與LCD連接本設(shè)計選用AT89c51單片機(jī)、和GDM12864A型LCD，本連接為間接控制方式間接控制方式是計算機(jī)通過自身的或系統(tǒng)中的并行接口與液晶顯示模塊連接，計算機(jī)通過對這些接口的操作，以達(dá)到對液晶顯示模塊的控制。實用電路圖如下圖所示。電位器用于顯示對比度的調(diào)節(jié)。 系統(tǒng)連接圖圖211 系統(tǒng)電路連接圖 系統(tǒng)連接圖顯示出FPGA與單片機(jī)連接及單片機(jī)與LCD連接。 軟件設(shè)計模塊概述 本課題設(shè)計從運用出發(fā)。二、單片機(jī)接受FPGA數(shù)據(jù)和單片機(jī)驅(qū)動LCD顯示FPGA發(fā)來的數(shù)據(jù)。167。則需要我們用語言描述一個存儲器，設(shè)計中我們VHDL語言編寫存儲模塊，本模塊為FPGA與單片機(jī)的連接模塊，也是FPGA與單片機(jī)建立通信的中樞。WRCLK為數(shù)據(jù)輸入的時鐘信號，DATA為實驗產(chǎn)生數(shù)據(jù)輸入，WRADD為輸入數(shù)據(jù)的寫地址，RXD為單片機(jī)產(chǎn)生的時鐘信號用于從存儲模塊中讀時鐘，此時鐘每兩個上升沿讀取一次數(shù)據(jù)。當(dāng)TXD為1時表示取數(shù)完成，