【正文】 功能的，不同的單片機(jī)通常具有不同的匯編語言，使得程序的可移植性差，此外，在開 發(fā)單片機(jī)的軟件程序中需要隨時顧及特定的單片機(jī)的應(yīng)簡潔共和外圍設(shè)備接口。 單片機(jī)與 FPGA/CPLD 的對比 在傳統(tǒng)的控制系統(tǒng)中，人們常常采用單片機(jī)作為控制核心。 下面我們來看單片機(jī)和 FPGA/CPLD 的對比： (1)單片機(jī)的學(xué)習(xí)效率較低。同時， VHDL 是一種行為描 述語言，可以遠(yuǎn)離硬件編程，打破了軟硬件之間的屏障，使學(xué)習(xí)和設(shè)計的效率大大提高。單片機(jī)是用指令排隊形式來執(zhí)行指令的，影響了速度的提高。 (3)單片機(jī)各引腳的功能是確定的，而 FPGA/CPLD 可以根據(jù)需要用軟件改變各引腳的功能。 (1)編程方式簡便、先進(jìn)。 (2)高速。 (3)高可靠性。 (4)開發(fā)工具和設(shè)計屠言標(biāo)準(zhǔn)化，開發(fā)周期短。 (5)功能強(qiáng)大，應(yīng)用廣闊。 (6)易學(xué)易用，開發(fā)便捷。 課程研究的目的以及要完成的任務(wù) 本課題的目的：該課程是為了能運(yùn)用新的先進(jìn)的技術(shù)來實現(xiàn)單片機(jī)的功 能，來減少單片機(jī)本身的缺點，更好的發(fā)揮單片機(jī)本身的優(yōu)點，使單片機(jī)更加快速、小型化、高可靠性。最后以 EDA 開發(fā)軟件 Quartus II 為設(shè)計平臺，經(jīng)過編譯、調(diào)試、修改、仿真測試，完成了對 MCS51 單片機(jī)的定時控制模塊的設(shè)計與實現(xiàn)。 20 世紀(jì) 90年代，國際上電子和計算機(jī)技術(shù)較先進(jìn)的國家，一直在積極探索新的電子電路設(shè)計方法，并在設(shè)計方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。這些器件可以通過軟件編程而對其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷。 EDA 技術(shù)就是以計算機(jī)為工具，設(shè)計者在 EDA 軟件平臺上，用硬件描述語言 HDL 完成設(shè)計文件，然后由計算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。 利用 EDA 工具，電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，大量工作可以通過計算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出 IC 版圖或 PCB 版圖的整個過程的計算機(jī)上自動處理完成。R: Place and Routing)，參數(shù)提取，后仿真，制版、流片。R: Place and Routing) 基于 FPGA 的 MCS51 單片機(jī)的定時模塊設(shè)計 6 EDA 與傳統(tǒng)的設(shè)計方法的比較 傳統(tǒng)的數(shù)字電子系統(tǒng)或 IC 設(shè)計中，手工設(shè)計占了較大的比例。手工設(shè)計方法的缺點是 : (l)復(fù)雜電路的設(shè)計、調(diào)試十分困難。 (3)設(shè)計過程中產(chǎn)生大量文檔，不易 管理。 (5)只有在設(shè)計出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實測。 (2)庫 (Library)的引入。 (4)強(qiáng)大的系統(tǒng)建模、電路仿真功能。 (6)適用于高效率大規(guī)模系統(tǒng)設(shè)計的自頂向下設(shè)計方案。 (8)對設(shè)計者的硬件知識和硬 件經(jīng)驗要求低。這是與以 CPU 為主的電子系統(tǒng)相比。山東大學(xué)工程碩士論文 自頂向下 (TopDown)設(shè)計的基本概念 現(xiàn)代集成電路制造工藝技術(shù)的改進(jìn)，使得在一個芯片上集成數(shù)乃至數(shù)百萬個器件成為可能，但我們很難設(shè)想僅由一個設(shè)計師獨立設(shè)計如此大規(guī)模的電路而不出現(xiàn)錯誤。 自頂向下的設(shè)計（即 TOP_DOWN設(shè)計）是從系統(tǒng)級開始，把系統(tǒng)劃分為數(shù)基于 FPGA 的 MCS51 單片機(jī)的定時模塊設(shè)計 7 個基本單元，然后再把每個基本單元劃分為下一層次的基本單元，一直這樣做下去，直到可以直接用 EDA元件庫中的元件來實現(xiàn)為止。隨著系統(tǒng)變得復(fù)雜和龐大，特別需要 在樣機(jī)問世之前，對產(chǎn)品的全貌有一定的預(yù)見性。 FPGA/CPLD 簡介 FPGA 和 CPLD 都是高密度現(xiàn)場可編程邏輯芯片，都能夠?qū)⒋罅康倪壿嫻δ芗捎?個單片集成電路中，其集成度己發(fā)展到現(xiàn)在的幾百萬門。它采用全局金屬互連導(dǎo) 線，因而具有較大的延時可預(yù)測性，易于控制時序 邏輯，但功耗比較大。因此 FPGA 既有門陣列的高邏輯密度和通用性，又有可編程器件的用戶可編程特性。其內(nèi)部資源是分段互連的，因而延時不可預(yù)測，只有編程完畢才可以實際測量CPLD 和 FPGA 建立內(nèi)部可編程邏輯連接關(guān)系的編程技術(shù)有三種 : Fuse/Antifuse(熔絲 /反熔絲 )技術(shù)的器件 只允許對器件編程一次，編程后不能修改，所以又被稱為 OTP 器件，即一次性可編程 (oneTimeProgralluning)器件。 EPROM/EEPROM(紫外線擦除電可編程 /電可擦寫可編程 )存儲器技術(shù)的可編程邏輯芯片能夠重復(fù)編程 100 次以上，系統(tǒng)掉電后編程信息也不會丟失。在系統(tǒng)不加電時，編程數(shù)據(jù)存儲在EPROM， EEPROM 硬盤、或軟盤中。 基于 FPGA 的 MCS51 單片機(jī)的定時模塊設(shè)計 8 硬件描述語言 硬件描述語言 (HDLHardware Description Language)是 一 種用于設(shè)計硬件電子系統(tǒng)的計算機(jī)語言，它用軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式，與傳統(tǒng)的門級描述方式相比，它更適合大規(guī)模系統(tǒng)的設(shè)計。早期的硬件描述語言，如 ABEL–HDL、 AHDL， 由不同的 EDA 廠商開發(fā)，互不兼容，而且不支持多層次設(shè)計，層次間翻譯工作要由人工完 成 。 VHDL 是 一 種全方位的硬件描述語言，包括系統(tǒng)行為級、寄存器傳輸級和邏輯門級多個設(shè)計層次 ,支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的 混合描述，因此 VHDL 幾乎覆蓋了以往各種硬件描述語言的功能，整個自頂向下或自底向上的電路設(shè)計過程都可以用 VHDL 來完成。 (2)VHDL 可以用簡潔明確的代碼描述來進(jìn)行復(fù)雜控制邏輯的設(shè)計，靈活且方便，而且也便于設(shè)計結(jié)果的交流、保存和重用。 (4)VHDL 是 一 個標(biāo)準(zhǔn)語言，為眾多的 EDA 廠商支持，因 此移植性好 。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風(fēng)格與句法是十分類似于 般的計算機(jī)高級語言。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完基于 FPGA 的 MCS51 單片機(jī)的定時模塊設(shè)計 9 成后，其他的設(shè)計就可以直接調(diào)用這個實體。 Quartus II 簡介 由于我此次設(shè)計使用 Verilog 和 Altera 公司推出的開發(fā)工具 Quartus II， 所以對此款工具詳細(xì)介紹。 Quartus II design 是最高級和復(fù)雜的，用于 systemonaprogrammablechip (SOPC)的設(shè)計環(huán)境。 QuartusII design 是唯 個包括以 timing closure 和 基于塊的設(shè)計流為基本特征的 programmable logic device (PLD)的軟件。 Altera Quartus II 作為 種可編程邏輯的設(shè)計環(huán)境 , 由于其強(qiáng)大的設(shè)計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計者的歡迎。工程師使用同樣的低價位工具對 Stratix FPGA 進(jìn)行功能驗證和原型設(shè)計，又可以設(shè)計 HardCopy Stratix 器件用于批量成品。 Altera 的 Quartus II 可編程邏輯軟件屬于第四代 PLD 開發(fā)平臺。 Quartus平臺與 Cadence、 ExemplarLogic、 MentorGraphics、 Synopsys 和 Synplicity 等 EDA供應(yīng)商的開發(fā)工具相兼容。 基于 FPGA 的 MCS51 單片機(jī)的定時模塊設(shè)計 11 第三章 MCS51 單片機(jī)的反向解剖 MCS51 單片機(jī)的結(jié)構(gòu)、原理 MCS51 單片機(jī)概述 單片微型計算機(jī) SCM(Single Chip MICroeomputer)，也稱作微控制器MicroController，是把微型計算機(jī)主要部分都集成在一個芯片上的單芯片微型計算機(jī)。單片機(jī)自 70 年 代問世以來，作為微型計算機(jī)一個很重要的分之，應(yīng)用廣泛、發(fā)展迅速，己經(jīng)對人類社會產(chǎn)生了巨大影響。 MCS51 單片機(jī)內(nèi)部結(jié)構(gòu)與工作原理 8051 是 MCS－ 51系列單片機(jī)的最初產(chǎn)品，也是 MCS51 系列器件的核心。微處理器由運(yùn)算器和控制器組成，主要包括累加器 (ACC)， B 寄存器、臨時存儲器 (TEMP1， TEMP2)、算術(shù)邏輯單元等。自頂向下設(shè)計方法的第一步就是要繪制頂層設(shè)計圖，它由運(yùn)算器、控制器、定時器 /計數(shù)器、串行接口四個部分組成。雖然存儲器不是本次設(shè)計的內(nèi)容，但是它本身與設(shè)計是密不可分的。 運(yùn)算器包括算術(shù)邏輯部件 ALU、位處理器、累加器 A、寄存器 B、暫存器、以及程序狀態(tài)字寄存器 PSW 等。 ALU 的功能十分強(qiáng)大，它不僅可以對 8 位變量進(jìn)行邏輯“與”、“或”、“ 非”、“異或”、移位和清零等基本操作，還可以進(jìn)行加、減、乘、除和十進(jìn)制調(diào)整等基本運(yùn)算。由此可見， ALU 在算術(shù)運(yùn)算以及控制處理方面的能力是很強(qiáng)的。從功能上看它于一般微機(jī)的累加器相比沒有什么特別之處，但需要說明的是 A 的進(jìn)位標(biāo)志 Cy 是特殊的，因為它同時又是位處理器的一位累加器。 程序狀態(tài)字寄存器 PSW，是一個 8 位的可讀寫寄存器，它的不同位包含了程序狀態(tài)的不同信息。 本課題設(shè)計的運(yùn)算器將完全以組合邏輯電路的形式出現(xiàn)，其內(nèi)部將不包括累加器 A、寄存器 B、以及程序狀態(tài)字寄存器 PSW。 基于 FPGA 的 MCS51 單片機(jī)的定時模塊設(shè)計 13 控制部件是單片機(jī)的中樞神經(jīng)，以主振頻率為基準(zhǔn)，控制器控制 CPU的時序，對指令進(jìn)行譯碼，然后發(fā)出各種控制信號，將各個硬件環(huán)節(jié)組織在 起 。所以一個機(jī)器周期依次可以表示為 S1P1， SlP2， S2P1， S2P2?? S6P1， S6P2。在一個機(jī)器周期中通常出現(xiàn)兩次 ALE 信號 (注意 :當(dāng)訪問外部數(shù)據(jù)存儲器時，一個機(jī)器周期中將跳過一個 ALE 脈沖 )，即從 ROM 中取兩次操作碼，讀入指令寄存器，指令周期的執(zhí)行開始于 S1P2 時刻，而總是結(jié)束于 S6P2 時刻。s(這樣的指令約占全部指令的一半 )， 2181。s。 由此可見， MCS51系列單片機(jī)的時序似乎比較簡單。本設(shè)計為簡便起見，并不打算采用 MCS51系列單片機(jī)原有的 CPU 時序中機(jī)器周期的概念，而是將各條指令均設(shè)計在 1 到 4 個時鐘周期內(nèi)完成，因此所形成的 IP核內(nèi)，一個時鐘周期內(nèi)所要完成的任務(wù)基本上和原有 MCS51 系列單片機(jī)中一個機(jī)器周期所要完成的任務(wù)基本一致 (少部分指令有差別 )，詳細(xì)的指令指令周期請參閱本文的 附錄部分。 MCS51 系列單片機(jī)存儲器可劃分為四類 : ①程序存儲器。 5 個特殊單元分別對應(yīng)于 5 種中斷源的中斷服務(wù)程序的入口地址。 ②內(nèi)部數(shù)據(jù)存儲器。 MCS51 對其內(nèi)部的 RAM 有很豐富的操作指令，從而使得用戶設(shè)計程序時非常方便。地址為00H1FH的 32個單元是 4 個通 用工作寄存器區(qū)，每個區(qū)含有 8 個 8 位寄存器，編號為 R0R7。地址為 2OH2FH 的 16個單元可以進(jìn)行共 128位的位尋址，這些單元構(gòu)成了 1 位處理器的存儲器空間。 ③特殊功能寄存器 (SFRSpecialFunctionRegister)。 MCS51 中的特殊功能寄存器 SFR 是非常重要的，對于單片機(jī)的應(yīng)用者來說掌握了 SFR，也就掌握了 MCS51。特殊功能寄存器的總數(shù)為 21個，離散的分布在該區(qū)域中，其中有些 SFR 還可以進(jìn)行位尋址。要注意的是， 128 個字節(jié)的SFR 塊中僅有 21 個字節(jié)是有定義的。 ④外部數(shù)據(jù)存儲器。當(dāng)片內(nèi) RAM不夠用時，可以在片外擴(kuò)充數(shù)據(jù)存儲器。以上介紹了 MCS51 的存儲器結(jié)構(gòu)。數(shù)據(jù)存儲器與程序存儲器全部 64K地址重疊；程序存儲器中片內(nèi)外低 4K字節(jié)地址重疊；數(shù)據(jù)存儲器中片內(nèi)外最低 128字節(jié)地址重疊。 (2)程序存儲器 (ROM)與數(shù)據(jù)存儲器 (RAM)在使用上是嚴(yán)格區(qū)分的，不同的