【正文】 的輸出端接入截止頻率為的低通濾波器。每來一個時鐘脈沖關,加法器將頻率控制字K與累加寄存器輸出的累加相位數據相加,把相加后的結果送至累加寄存器的數據輸入端。這樣,相位累加器在時鐘作用下,不斷對頻率控制字進行線性相位累加。用相位累加器輸出的數據作為波形存儲器(ROM)的相位取樣地址,這樣就可把存儲在波形存儲器內的波形抽樣值(二進制編碼)經查找表查出,完成相位到幅值轉換。低通濾波器用于濾除不需要的取樣分量,以便輸出頻譜純凈的正弦波信號。對應的相位序列為 公式（24）從上式可以看出相位序列呈線性,即相鄰的樣值之間的相位增量是一個常數,而且這個常數僅與信號的頻率有關,相位增量為： 公式（25）因為信號頻率與采樣頻率之間有以下關系： 公式（26）其中與為兩個正整數,所以相位的增量也可以完成： 公式（27）由上式可知,若將的相位均勻的分為等份,那么頻率為的余弦信號以頻率采樣后,它的量化序列的樣品之間的量化相位增量為一個不變值。 可見,通過上述變換不變量將唯一的確定一個單頻率模擬余弦信號： 公式（210）該信號的頻率為： 公式（2—11）公式（2—2）就是直接數字頻率合成（DDS）的方程式,在實際的DDS中,一般取,于是DDS方程就可以寫成： 公式（2—12）根據公式（2—3）可知,要得到不同的頻率只要通過改變的具體數值就可以了,而且還可以得到DDS的最小頻率分辨率（最小頻率間隔）為當時的輸出頻率： 公式（213）可見當參考頻率始終一定是,其分辨率由相位累加器的位數決定,若取,則,即分辨率可以達到,這也是最低的合成頻率,輸出頻率的高精度DDS的一大優(yōu)點。 DDS性能特點DDS在相對帶寬、頻率轉換時間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術所能達到的水平,為系統(tǒng)提供了優(yōu)于模擬信號源的性能。但考慮到低通濾波器的特性和設計難度以及對輸出信號雜散的抑制,實際的輸出頻率帶寬仍能達到40%關fc。事實上,在DDS的頻率控制字改變之后,需經過一個時鐘周期之后按照新的相位增量累加,才能實現頻率的轉換。時鐘頻率越高,轉換時間越短。(3)頻率分辨率極高若時鐘的頻率不變,DDS的頻率分辨率就由相位累加器的位數N決定。目前,大多數DDS的分辨率在1Hz數量級,許多小于lmHz甚至更小。(5)輸出波形的靈活性只要在DDS內部加上相應控制如調頻控制FM、調相控制PM和調幅控制AM,即可以方便靈活地實現調頻、調相和調幅功能,產生FSK、PSK、ASK和MSK等信號。當DDS的波形存儲器分別存放正弦和余弦函數表時,即可得到正交的兩路輸出。 DDS芯片AD9850 AD9850簡介隨著數字技術的飛速發(fā)展,用數字控制方法從一個參考頻率源產生多種頻率的技術,即直接數字頻率合成(DDS)技術異軍突起。AD9850采用先進的CMOS工藝,擴展工業(yè)級溫度范圍為－40～80℃,采用28腳SSOP表面封裝形式。中層虛線內是一個完整的可編程DDS系統(tǒng),外層虛線內包含了AD9850的主要組成部分。RSET： 是DAC外部電阻RSET連接處,此電阻設置了DAC輸出電流的幅值,一般情況下, ,與的關系式為。DGND：數字電路地。AVDD：模擬電路電源。FQ_UD：頻率更新時鐘。D0～D7：8bits數據輸入。RESRT：重新設置。IOUT：DAC的模擬電流輸出。DACBL：DAC基準線,這是DAC基準電壓參考。VINN：轉換電平輸入,這是比較器的反相輸入。QOUTB：輸出補充,這是比較器的補充輸出?？删幊藾DS系統(tǒng)的核心是相位累加器,它由一個加法器和一個N位相位寄存器組成, N一般為24～32。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。查詢表把輸入地址的相位信息映射成正弦波幅度信號,然后驅動DAC以輸出模擬量。輸出的正弦波周期,頻率f,、分別為外部參考時鐘的周期和頻率。DAC滿量程輸出電流通過一個外接電阻RSET調節(jié),調節(jié)關系為： 公式（22） 。其內部結構如圖26所示。在125MHz的時鐘下, 。、90176。、176。或這些值的組合進行調整。這40位控制字可通過并行方式或串行方式輸入到AD9850,圖27是控制字并行輸入的控制時序圖,在并行裝入方式中,通過8位總線D0…D7將可數據輸入到寄存器,在重復5次之后再在FQUD上升沿把40位數據從輸入寄存器裝入到頻率/相位數據寄存器(更新DDS輸出頻率和相位),同時把地址指針復位到第一個輸入寄存器。圖27 控制字并行輸入時序圖28 控制字串行輸入的時序圖在串行輸入方式,WCLK上升沿把25引腳的一位數據串行移入,當移動40位后,用一個FQ_UD脈沖即可更新輸出頻率和相位。AD9850的復位(RESET)信號為高電平有效,且脈沖寬度不小于5個參考時鐘周期。表21 AD9850串行裝載的數據結構位代號功能位代號功能位代號功能位代號功能W0Freqb0(LSB)W10Freqb10W20Freqb20W30Freqb30W1Freqb1W11Freqb11W21Freqb21W31Freqb31(MSB)W2Freqb2W12Freqb12W22Freqb22W32ControlW3Freqb3W13Freqb13W23Freqb23W33ControlW4Freqb4W14Freqb14W24Freqb24W34PowerDownW5Freqb5W15Freqb15W25Freqb25W35Phaseb0(LSB)W6Freqb6W16Freqb16W26Freqb26W36Phaseb 1W7Freqb7W17Freqb17W27Freqb27W37Phaseb 2W8Freqb8W18Freqb18W28Freqb28W38Phaseb 3W9Freqb9W19Freqb19W29Freqb29W39Phaseb4在表21中,位W0～W31的32位是頻率控制字,改變它的內容可以改變AD9850的輸出頻率。位W34用來控制AD9850的上電和掉電,當不需要輸出信號時,通過打這一位置1來實現掉電。串行裝載時,AD9850的D7引腳和W_CLK引腳組成同步串行接口,這個接口可以直接與89S52相接連。W0在前,W39在后,依次裝入。 AD9850頻率穩(wěn)定度及頻率準確度大連理工學院曾做過關于AD9850正弦信號發(fā)生器實驗，以下是頻率輸出測試記錄表22：表22 信號發(fā)生器頻率輸出測試記錄：標稱值/KHz實測頻率/KHz注：每一標稱值測量6次評價值/KHz準確度%55．00511．0011000，AD9850的頻率準確度達到104級。3 基于DDS的信號源硬件設計基于DDS的函數信號源的硬件電路從結構上可以分為DDS核心、單片機控制器、接口電路、輸入輸出電路、放大電路、積分電路、顯示電路、采樣與A/D轉換模塊、電源模塊等。 系統(tǒng)總體硬件框圖本系統(tǒng)設計由MSC單片機、DDS芯片AD9850、LED驅動芯片MAX721低通濾波器、A/D轉換電路、積分電路、放大電路、電源以及其他外圍電路組成,系統(tǒng)硬件組成框圖如圖31所示。信號的頻率、初始相位控制字通過與單片機相連接的鍵盤(4X4)輸入,經單片機處理后轉換為頻率/相位控制字通過接口電路送至DDS芯片,然后在DDS的D/A轉換器的模擬輸出端接一個低通濾波器便可得到所需的正弦波信號。AD9850內部有集成比較器因此將產生的正弦信號通過該比較器便可得到方波信號,方波信號再經過一個積分電路便可得到三角波信號了。AT89C52與AD985O的接口可采用并行方式也可以采用串行方式,考慮數據的傳輸效率,本設計采用的是并行接口方式。DDS的輸出頻譜里含有一些鏡像頻率的成分,為了使輸出的頻率不受外界和一些雜波的干擾,需用一個低通濾波器濾除這些鏡像頻率,本設計中低通濾波器設計為橢圓濾波器。系統(tǒng)設有兩個顯示模塊,一個是信號頻率,用6位共陰極LED顯示,一個是正弦波形瞬時電壓,用4位共陰極LED顯示,這兩個模塊中的LED均采用美國MAXIM公司生產的專用驅動芯片MAX7219驅動。畫出總體框圖以后就開始分模塊設計各部分電路,并且用Protel99se畫圖工具畫出硬件電路圖。單片機技術經過幾十年的發(fā)展己經很成熟了。 AT89C52的功能和結構單片機AT89C52的主要性能分別為：與MCS單片機產品兼容；8K字節(jié)在系統(tǒng)可編程Flash存儲器；1000次擦寫周期；全靜態(tài)操作：0Hz～33Hz、三級加密程序存儲器、 32個可編程I/O口線、三個16位定時器/計數器、八個中斷源、全雙工UART串行通道、低功耗空閑和掉電模式、雙數據指針、掉電標識符。使用ATMEL公司高密度非易失性存儲器技術制造,與工業(yè)80C51 產品指令和引腳完全兼容。在單芯片上,擁有靈巧的8 位CPU 和在系統(tǒng)可編程Flash,使得AT89C52為眾多嵌入式控制應用系統(tǒng)提供高靈活、有效的解決方案。另外,AT89C52 可降至0Hz 靜態(tài)邏輯操作,支持2種軟件可選擇節(jié)電模式。掉電保護方式下,RAM內容被保存,振蕩器被凍結,單片機一切工作停止,直到下一個中斷或硬件復位為止。Pl、P2和P3為準雙向口,P0口則為雙向三態(tài)輸入輸出口。P1接鍵盤，鍵盤輸入的數值通過P1口送至AT89C52單片機,經過單片機處理轉換成頻率控制字以后再通過P1口送至AD985O。P3口,、,。其中的74HC373芯片管腳功能如下：OE：Output Enable,輸出使能，低電平有效；LE：Latch Enable,數據鎖存使能,latch是鎖存的意思；Dn：第n路輸入數據；Qn：第n路輸出數據。74HC245引腳說明： 第1腳DIR，為輸入輸出端口轉換用，DIR=“1”高電平時信號由“A”端輸入“B”端輸出，DIR=“0”低電平時信號由“B”端輸入“A”端輸出。如果DIR=“0”O(jiān)E=“0”則B1輸入A1輸出，其它類同。 第19腳OE，使能端，若該腳為“1”A/B端的信號將不導通，只有為“0”時A/B端才被啟用，該腳也就是起到開關的作用。 第20腳VCC，電源正極。由于晶體自身的特性致使這兩個頻率的距離相當接近,在這個極窄的頻率范圍內,晶振等效為一個電感,所以只要晶振的兩端并聯(lián)上合適的電容它就會組成并聯(lián)諧振電路。DDS的基準信號源決定于整個系統(tǒng)輸出的精確度和穩(wěn)定度,為保證輸出信號的精度和穩(wěn)定度,溫度補償晶體不隨溫度的改變而改變,而且精度和穩(wěn)定度是非常高,抗千擾也是比較好,使得整個系統(tǒng)輸出的頻率精確穩(wěn)定。圖33 TPS70302外圍電路 AD985O接口電路單片機與AD9850的接口既可采用并行方式,也可采用串行方式,但為了充分發(fā)揮芯片的高速性能,應在單片機資源允許的情況下盡可能選擇并行方式,本設計采用的就是并行方式。圖34 AD9850的接口電路74HC373說明：373的輸出端Q0～Q7可直接與總線相連。當OE為高電平時，Q0～Q7呈高阻態(tài)，即不驅動總線，也不為總線的負載，但鎖存器內部的邏輯操作不受影響。當LE為低電平時，Q被鎖存在已建立的數據電平。 引出端符號： D0～D7 數據輸入端 OE 三態(tài)允許控制端（低電平有效） LE 鎖存允許端Q0～Q7 輸出端由圖中電路設計可知,頻率調節(jié)字由D0～D7端輸入,用于設定D/A轉換器的滿度輸出電流IOUT=10mA,REST與IOUT的關系為: 是電流與電壓的轉換電阻，這里不能選太大，否則輸出波形將失真比較大，因此AD9850輸出波的電壓為左右。 濾波電路為了使輸出的頻率不受外界和一些雜波的干擾,需用一個低通濾波器(LPF)濾除高次諧波。其中巴特沃斯濾波器通帶最平坦,它的通帶內沒有紋波,在靠近零頻處,有最平坦通帶,趨向阻帶時衰減單調增大,缺點是從通帶到阻帶的過渡帶最寬,對于帶外干擾信號的衰減作用最弱,過渡帶不夠陡峭,因此它適用于對通帶要求較高,而去除的頻率離通帶較遠的情況。橢圓濾波器不僅通帶內有起伏,阻帶內也有起伏,而且過渡帶陡峭。橢圓濾波器的幅度函數為： 公式（31）式中咨為紋波參數,有理函數為: 公式（32）當為偶數時,。其中濾波器的歸一化是指將所有電抗元件都除上一個頻率標度系數,就可把一個己知頻率響應標定到不同的頻率范圍。其中濾波器的歸一化是指將所有電抗元件都除上一個頻率標度系數(FSF),就可把一個已知頻率響應標定到不同頻率范圍。橢圓濾波器的電路拓撲圖如圖35,根據電路拓撲