【正文】 斷提高。在激光測距中，主要是要測量電磁波的發(fā)射波與反射波之間時間間隔，來確定被測距離，測距精度直接由時間間隔測量精度決定。近年來，社會的高速發(fā)展對時間間隔測量的精度提出了更高的要求。時統(tǒng)設(shè)備是時間統(tǒng)一系統(tǒng)的重要組成部分，它向用戶提供標(biāo)準(zhǔn)時間頻率信號，所以 時統(tǒng)設(shè)備的性能已關(guān)系到整個時間統(tǒng)一系統(tǒng)各點(diǎn)的時間頻率同步精度和穩(wěn)定性，同時也 關(guān)系到終端用戶獲取的時間頻率信號的準(zhǔn)確性和穩(wěn)定。圖 典型時統(tǒng)設(shè)備原理圖頻率標(biāo)準(zhǔn)是時統(tǒng)設(shè)備的心臟，由于對站間同步誤差和時統(tǒng)設(shè)備守時能力的要求不斷提高，對時統(tǒng)設(shè)備的頻率標(biāo)準(zhǔn)要求也越來越高。組合型頻率標(biāo)準(zhǔn)將不同性能優(yōu)勢的頻率標(biāo)準(zhǔn)，采用電子電路組合成比單個頻率標(biāo)準(zhǔn)性能指標(biāo)更 為優(yōu)良的頻率標(biāo)準(zhǔn)，即可馴鐘技術(shù)。組合型頻率標(biāo)準(zhǔn)是在現(xiàn)有頻率標(biāo)準(zhǔn)無法滿足時統(tǒng)設(shè)備對標(biāo)準(zhǔn)頻率信 號指標(biāo)的全面要求的情況下采用的，它可發(fā)揮參加組合不同頻率標(biāo)準(zhǔn)在某個或者某些指 標(biāo)方面的優(yōu)勢，如石英晶體頻率標(biāo)準(zhǔn)在秒以下的頻率穩(wěn)定度好、銫原子頻率標(biāo)準(zhǔn)準(zhǔn)確度 高、氫原子頻率標(biāo)準(zhǔn) 10s以上的頻率穩(wěn)定度好等。這種組合 形式的代表為：GPS可馴石英晶振、GPS可馴銣鐘。銣原子頻率標(biāo)準(zhǔn)的 重現(xiàn)性是原子頻率標(biāo)準(zhǔn)中的最差者，同時漂移率也是最大的。GPS技術(shù)是目前使用廣泛的技術(shù)之一。然而其它能提高精度時間頻率源的系統(tǒng)(如俄羅斯的 GLONASS、我國的北斗以及長坡等)都因時間間隔精度的原因沒能得到廣泛的應(yīng)用，相信隨著我國北斗系統(tǒng)的不斷發(fā)展和完善、長波授時臺的改造以及歐洲伽利略系統(tǒng)的建成，基于各種高精度時間頻率源的可馴鐘必將得到更深廣的研究和應(yīng)用。圖 GPS可馴鐘系統(tǒng)GPS可馴鐘系統(tǒng)期望實現(xiàn)兩個目標(biāo)：在 GPS信號正常情況下，利用 GPS信號提高本地晶振準(zhǔn)確度和長期穩(wěn)定度；同時在失去GPS信號情況下還能提高本地晶振保持能力。對基于 FPGA 的時間間隔測量的研究，就是希望可以采用 FPGA 取代高分辨率時間間隔計數(shù)器，便于工程的應(yīng)用。 國內(nèi)外發(fā)展現(xiàn)狀隨著科學(xué)技術(shù)的發(fā)展，精密時間測量數(shù)字化技術(shù)在自動檢測設(shè)備、激光探測、醫(yī)療圖形掃描、相位測量、頻率測量等研究領(lǐng)域得到廣泛應(yīng)用。美國PTTI(Precision Time and Time Interval)年會決定每年對該專題進(jìn)行討論，美國國家科學(xué)院把它作為評估國家國防力量的重要標(biāo)志之一，并把它列為國家須大力發(fā)展的科學(xué)技術(shù)之一。近幾年來，可編程ASIC技術(shù)、CPLD和FPGA迅速發(fā)展，其中FPGA的發(fā)展尤為顯著，Xilinx公司的Virtex芯片,VirtexE芯片和VirtexII芯片，Altera公司的FPGA系列芯片都已經(jīng)達(dá)到了ASIC的工藝水平。目前國外基于這種方法進(jìn)行時間間隔測量的研究已較為成熟。采用逆熔絲結(jié)構(gòu)。另一中典型的設(shè)計方式是Zielinski M 和 Chaberski D等人提出的,他們主要采用XILINX公司的Virtex系列FPGA XCV300來實現(xiàn)[4]。該系統(tǒng)采用抽頭延遲線法(Tapped Delay Line Method)，取得100ps的LSB。德國ACAM公司研發(fā)的高精度時間間隔測量芯片TDCGP1，可提供兩通道250ps或單通道 125ps分辨率的時間間隔測量，小量程測量范圍為3ns~，可用2個通道，大量程測量范圍為60ns200ms ,ACAM公司的TDC系列是以用CMOS處理器實現(xiàn)的數(shù)字化傳播時間的應(yīng)用。在我國，基于 FPGA 實現(xiàn)的間隔測量設(shè)計也有了優(yōu)秀的研究成果，劉莉利用 FPGA 設(shè)計的游標(biāo)時間內(nèi)插器測時分辨率可達(dá)到1ns[5]；周渭在頻率和時間間隔測量方面做了 非常深入的研究工作，在時間內(nèi)插方面，采用量化時延技術(shù)獲得了400ps的測時分辨率；辛明采用一定長度的導(dǎo)線作為延遲單元，用量化時延技術(shù)獲取了lns的測時分辨率；中國科技大學(xué)的宋健、安琪等采用FPGA設(shè)計的時間內(nèi)插器測量分辨率可達(dá)到100ps。10MHz石英晶體振蕩器，顯示6位LED，時基精度10MHz+30ppm，工作溫度040攝氏度，相對濕度80%。直接計數(shù)法是基于脈沖的一種計數(shù)測量方法，又稱為脈沖計數(shù)法。直接計數(shù)法的測量原理是基于同量綱物理量的比對，即用時基信號去填充被測時間間隔，通過對時基信號的脈沖計數(shù)來量化被測時間間隔。缺點(diǎn)：精度只能達(dá)到ns級。優(yōu)點(diǎn)：提高測試精度。在時間內(nèi)插技術(shù)中，為了獲取小于時基周期的測 時分辨率，可先將時間間隔轉(zhuǎn)換為其它模擬量，再轉(zhuǎn)換為數(shù)字量，這種方法又稱時間幅度轉(zhuǎn)換技術(shù)。整個充放電過程就是把微小時間間隔成倍數(shù)增大的過程，這種測量方法使用了RC等模擬電路，被稱為模擬內(nèi)插測時法。優(yōu)點(diǎn)：實現(xiàn)很高的測量分辨率，轉(zhuǎn)換時間短，等于A/D轉(zhuǎn)換的時間。4） 長度游標(biāo)法測量原理是依靠兩個可啟動振蕩器來實現(xiàn)的，理論上能夠同時實現(xiàn)高分辨率和大量程測量，但是由于設(shè)計上的困難，其分辨率往往只能在較短的時間內(nèi)保持。游標(biāo)法測量的高分辨率是由兩個可啟動振蕩器的高穩(wěn)定度與高可靠性保證的。缺點(diǎn)：不能適用于較長的時間間隔測量中。（2）改進(jìn)的測量方法等效脈沖計數(shù)法,是基于數(shù)字移相技術(shù)的脈沖計數(shù)法的一種改進(jìn)方法。用這四路時鐘信號的上升沿驅(qū)動四個相同的計數(shù)器對時間間隔閘門信號gate進(jìn)行計數(shù)，同時利用這四路時鐘信號的下降沿驅(qū)動另四個相同的計數(shù)器對時間間隔閘門信號gate進(jìn)行計數(shù)[6]。測試結(jié)果表明：設(shè)計的時間間隔測量模塊的分辨率約為 43ps，精度達(dá)到 200ps。(2) 提出了通過FPGA實現(xiàn)了差分延遲內(nèi)插法，得到差分延遲鏈的分辨率為43ps。2 時間間隔測量的基本原理及方法測量是利用數(shù)學(xué)方法和物理手段獲得被測量物以標(biāo)準(zhǔn)單位表示的數(shù)值的過程，是人類對自然界中客觀事物取得定量認(rèn)識的過程。這個比對過程通常是將被測物理量和一個具有標(biāo)稱值的物理量進(jìn)行比對，這兩個物理量具有同一量綱，此時具有標(biāo)稱值的物理量起到的就是標(biāo)尺的作用，測量的結(jié)果就是得到被測物理量與標(biāo)尺的倍數(shù)關(guān)系。 時間間隔測量的一般技術(shù)指標(biāo) 準(zhǔn)確度頻率源的頻率準(zhǔn)確度，定義為它的時間頻率值與其頻率標(biāo)稱值或定義值的相對偏差。例如：銣原子頻標(biāo)，高穩(wěn)定度石英晶體振蕩器等。測量一個頻率源的準(zhǔn)確度時，會受到以下因素影響：(1)參考標(biāo)準(zhǔn)的準(zhǔn)確度和穩(wěn)定度。(3)測量方法和測量設(shè)備。本論文提出的設(shè)計中目標(biāo)精度是百皮秒，采用的參考頻標(biāo)是原子鐘輸出的 10M 信號(精度 1011)。穩(wěn)定度表示信號在給定時間段內(nèi)頻率偏差或時間偏差的統(tǒng)計特性估計，即頻 率偏差或相位偏差相對于平均頻率偏差或平均相位偏差的波動。在統(tǒng)計學(xué)上用方差表示頻率穩(wěn)定度。 分辨率分辨率是衡量時間間隔測量的主要性能指標(biāo)之一，是系統(tǒng)可以分辨的最小時間間隔 的能量。 精度精度又稱為確定度，即實際測量結(jié)果的偏差，精度以下幾部分組成：(1) 量化誤差：量化誤差是系統(tǒng)在時間數(shù)字化過程中產(chǎn)生的誤差。(3) 抖動：器件內(nèi)部噪聲、外部時鐘信號相位不穩(wěn)定、電源紋波都會引起系統(tǒng)的抖 動。 直接計數(shù)法直接計數(shù)法是時間間隔測量技術(shù)中最基本的方法。計數(shù)法中的脈沖是指參考時鐘信號，參考時鐘信號是直接計數(shù)法測時的時間基準(zhǔn)。為了提高脈沖計數(shù)法的測時分辨率，需要提高時基信號的頻率。但時基頻率提高給脈沖計數(shù)法中計數(shù)器的設(shè)計帶來了新的挑戰(zhàn)。計數(shù)器的位寬限制了計數(shù)器的最大計數(shù)頻率，隨著位數(shù)的增多，計數(shù)器的最大計數(shù)頻率呈現(xiàn)降低的趨勢。在采用脈沖計數(shù)法測量時間間隔的過程中，測量分辨率和量程之間存在矛盾[9]。時間內(nèi)插是在低分辨時基的基礎(chǔ)上，獲取高精度的一種測時技術(shù)。隨著半導(dǎo)體工業(yè)的不斷發(fā)展和技術(shù)的進(jìn)步，出現(xiàn)了越來越多的時間內(nèi)插方法，主要有：模擬內(nèi)插法、游標(biāo)內(nèi)插法，延遲內(nèi)插法等[10]。在ASIC設(shè)計中，用基本的CMOS門作為時間內(nèi)插單元，是一種最簡單直接的方法。時間內(nèi)插的測量分辨率比時基周期小，T0是被測事件信號上升沿與時基信號上升沿之間的時間間隔，T1是事件信號下降沿與時基信號上升沿之間的時間間隔，T0和T1是時間內(nèi)插的測量對象。箭頭代表進(jìn)一步量化的刻度。 模擬內(nèi)插法在電子測量中，對一個物理量的測量，可以將該物理量轉(zhuǎn)換為其它物理量，通過測量轉(zhuǎn)換后的物理量間接測量原物理量。綜合諸多電子元器件的特性，可以發(fā)現(xiàn)電容與時間的關(guān)系較為密切。 V (t ) = V0 (1 – et/RC) （）式 V(t)是時間的函數(shù)，式 ，通過對電壓精確測量可以間接測量微小時間間隔，電壓的精確測量又可以轉(zhuǎn)換為對另一個較長的時間間隔測量。整個充放電過程就是把微小時間間隔成倍數(shù)增大的過程，這種測量方法使用了 RC 等模擬電路，被稱為模擬內(nèi)插測時法。 游標(biāo)內(nèi)插法游標(biāo)內(nèi)插測時的方法來源于游標(biāo)卡尺工作原理，在游標(biāo)內(nèi)插的方法中使用兩個頻率相差很小的時鐘，一個作為主時鐘，另一個為從時鐘即游標(biāo)時鐘。然后對這兩個振蕩器分別計數(shù)，直到這兩個振蕩器輸出 的頻率信號相位重合。游標(biāo)法測量的高分辨率是由兩個可啟動振蕩器的高穩(wěn)定度與高可靠性保證的，但是在對較長時間的時間間隔測量中，這種方法比較實現(xiàn)。因此，游標(biāo)法通常結(jié)合插值法來測量，與模擬內(nèi)插法和時間幅度轉(zhuǎn)換法類似，先利用直接計數(shù)器進(jìn)行粗測，然后再采用游標(biāo)法進(jìn)行高分辨 率測量。 但隨著測量精度的提高，使用的器件數(shù)量將增多，測量誤差將增大。 延遲內(nèi)插法延遲時間內(nèi)插技術(shù)，也稱時鐘移相法。時鐘移相有許多種方法，其中數(shù)字移相可采用延遲實現(xiàn)，用延遲時間的長短來決定兩個時鐘信號間的相位差。如果這些延遲單元的延遲相等，并且延遲總和等于時鐘周期T，那么測量分辨率就等于延遲單元的延遲τ，每個延遲單元輸出信號與輸入信號同頻，在相位上延遲了2πτ/T，觸發(fā)器為記錄裝置，Qi(0≤i≤N )為鎖存輸出，觸發(fā)器輸出為溫度計(thermometer)碼。這種內(nèi)插技術(shù)轉(zhuǎn)換率較高，適用于實時測量系統(tǒng)。圖 延遲內(nèi)插技術(shù)示意圖延遲單元的延遲特性決定了內(nèi)插測量的分辨率。由于時間具有單向流逝的特點(diǎn)，人們很難將逝去的時間間隔無失真地進(jìn)行再現(xiàn)。從某種意義上講，延遲內(nèi)插技術(shù)是通過空間來換取時間的一種技術(shù)手段。 差分延遲內(nèi)插法差分延遲內(nèi)插法將被測量時間間隔的開始信號和停止信號分別通過兩路延遲鏈，其 中開始信號通過的延遲鏈中每個延遲單元的量化延遲時間應(yīng)略大于停止信號通過的延 遲鏈中每個延遲單元的量化延遲時間。根據(jù)發(fā)生重合時所經(jīng)過的延遲級數(shù)可以計算出被測量的時間間隔。與基本延遲線結(jié)構(gòu)相同，延遲單元是電平觸發(fā)，而觸發(fā)器是邊沿觸發(fā)。采用差分延遲得到的輸出結(jié)果，與基本延遲線結(jié)構(gòu)的結(jié)果相同，是一個類似于溫度計結(jié)構(gòu)的輸出，即一連串 1后加一連串 0，在 1和 0跳變時說明出現(xiàn)重合點(diǎn)。國內(nèi)外學(xué)者利用可編程邏輯設(shè)計技術(shù)，不斷的改進(jìn)測量方法，使對時間間隔的測量朝著高速率高精度的方向發(fā)展。 可編程邏輯器件簡述隨著微電子設(shè)計技術(shù)與工藝的迅猛發(fā)展，創(chuàng)造了數(shù)字化時代，數(shù)字集成電路不斷的 自我更新，它由電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的有特定功能的專用集成電路(ASIC)。但是ASIC因其設(shè)計周期長，改版投資大，靈活性差等缺陷制約著它的應(yīng)用范圍?？删幊踢壿嬈骷S著微電子制造工藝的發(fā)展取得了很大的進(jìn)步。新一代的 FPGA 甚至集成了中央處理器(CPU)或(DSP)內(nèi)核，在一片F(xiàn)PGA上進(jìn)行軟硬件協(xié)同設(shè)計，為實現(xiàn)片上可編程系統(tǒng)(SOPC，System On Programmable Chip)提供了強(qiáng)大的硬件支持[12]?；赥DC的高精度時間間隔測量方法，就是利用信號在介質(zhì)中傳輸穩(wěn)定這一特點(diǎn)進(jìn)行設(shè)計的?；赥DC的高精度時間間隔測量系統(tǒng)與其它時頻測量系統(tǒng)相比具有電路結(jié)構(gòu)簡單、運(yùn)算量少、體積小等優(yōu)點(diǎn)。廣義上講，可編程邏輯器件是指一切通過軟件手段更改、配置器件內(nèi)部連接結(jié)構(gòu)和邏輯單元，完成既定設(shè)計功能的數(shù)字集成電路。由于結(jié)構(gòu)的限制，它們只能完成簡 單的數(shù)字邏輯功能。目前常用的可編程邏輯器件主要有簡單的 邏輯陣列(PAL/GAL)、復(fù)雜可編程邏輯器件(CPLD)和現(xiàn)場可編程邏輯陣列(FPGA)等三大類[13]。 FPGA 的結(jié)構(gòu)及工作原理FPGA是在CPLD的基礎(chǔ)上發(fā)展起來的新型高性能可編程邏輯器件，它一般采用SRAM 工藝，也有一些專用器件采用Flash工藝或反熔線(AntiFuse)工藝[14]。圖 簡化的 FPGA 結(jié)構(gòu)原理圖本論文選取的是 Altera公司的 FPGA芯片，因此下面主要以 Altera公司的 FPGA芯片為例介紹 FPGA 的基本結(jié)構(gòu)和工作原理。Altera公司于2009年發(fā)布的Quartus II HardCopy ASIC 系列產(chǎn)品，可以完成 Altera CPLD、FPGA和 HardCopy ASIC全系列產(chǎn)品的開發(fā)。IV GT和Arria174。包含 LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。另外，Quartus II通過和 DSP Builder工具與 Matlab/Simulink相結(jié)合，可以方