基于fpga的spi接口設(shè)計(jì)-在線瀏覽
2024-07-29 15:35本頁面
【正文】 ，而 SPIDATA2 將最高位 0 移出， 并將所有數(shù)據(jù)左移 1 位， 這樣 MISO線為低電平。經(jīng)過 8 個(gè)脈沖后，兩個(gè)移位寄存器就實(shí)現(xiàn)了數(shù)據(jù)的交換，也就是完成了一次 SPI 的時(shí)序。 input rst。 //時(shí)鐘信號(hào) input rd。 //發(fā)送數(shù)據(jù)命令 input spidi。//發(fā)送數(shù)據(jù)輸入 output spics。//spi時(shí)鐘信號(hào) output spido。 //接收數(shù)據(jù)輸出 reg spics。 reg spido。 //t reg [1:0] spistate。b00。b01。b10。b1。b1。b1。 spics = 139。 spiclk = 139。 spido = 139。 dstate = 839。 end else begin case(spistate) 239。b0)amp。(rd==139。 dstate = 839。 dsend = datain。b1)amp。(rd==139。 dstate = 839。 end else begin spistate = idle。d0。b01: //發(fā)送數(shù)據(jù)狀態(tài) begin case(dstate) 839。b0。b1。b1。d1。d1: begin spics = 139。 spiclk = 139。 spido = 139。 dstate = 839。 end 839。b0。b0。b1。d3。d3: begin spics = 139。 spiclk = 139。 spido = dsend[7]。d4。d4: begin spics = 139。 spiclk = 139。 spido = dsend[7]。d5。d5: begin spics = 139。 spiclk = 139。 spido = dsend[6]。d6。d6: begin spics = 139。 spiclk = 139。 spido = dsend[6]。d7。d7: begin spics = 139。 spiclk = 139。 spido = dsend[5]。d8。d8: begin spics = 139。 spiclk = 139。 spido = dsend[5]。d9。d9: begin spics = 139。 spiclk = 139。 spido = dsend[4]。d10。d10: begin spics = 139。 spiclk = 139。 spido = dsend[4]。d11。d11: begin spics = 139。 spiclk = 139。 spido = dsend[3]。d12。d12: begin spics = 139。 spiclk = 139。 spido = dsend[3]。d13。d13: begin spics = 139。 spiclk = 139。 spido = dsend[2]。d14。d14: begin spics = 139。 spiclk = 139。 spido = dsend[2]。d15。d15: begin spics = 139。 spiclk = 139。 spido = dsend[1]。d16。d16: begin spics = 139。 spiclk = 139。 spido = dsend[1]。d17。d17: begin spics = 139。 spiclk = 139。 spido = dsend[0]。d18。d18: begin spics = 139。 spiclk = 139。 spido = dsend[0]。d19。d19: begin spics = 139。 spiclk = 139。 spido = 139。 dstate = 839。 end 839。b1。b1。b1。d0。 end default: begin spics = 139。 spiclk = 139。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1