存儲(chǔ)器及其組成設(shè)計(jì)-在線瀏覽
2025-07-30 18:47本頁(yè)面
【正文】 至因?yàn)榈却鎯?chǔ)器讀寫操作的完成而無(wú)事可做，可以采取一些加速 CPU和存儲(chǔ)器之間有效傳輸?shù)奶厥獯胧? ? 將基本的存儲(chǔ)電路有規(guī)則地組織起來(lái)，就是存儲(chǔ)體。 2. 外圍電路 為了區(qū)別不同的存儲(chǔ)單元，就給他們各起一個(gè)號(hào) ——給于不同的地 址，以地址號(hào)來(lái)選擇不同的存儲(chǔ)單元。 雙譯碼方式 ——地址譯碼器分成兩個(gè)，可 減少 選擇線的數(shù)目。 6. I/O電路 處于數(shù)據(jù)總線和被選用的單元之間， 控制被選中的單元讀出或?qū)懭?，?7. 片選 在地址選擇時(shí)，首先要選片 ,只有當(dāng)片選信號(hào)有效時(shí)，此片所連的地址線才有效。這就用到三態(tài)輸出緩沖器。 X 譯碼器輸出 64 根選擇線，分別選擇 164 行， Y 譯碼器輸出 16 根選擇線，分別選擇 116 列控制各列的位線控制門。 ?1M容量的存儲(chǔ)器 地址范圍： 00000H～ FFFFFH 由 20根地址線提供地址碼。 1. 存儲(chǔ)器容量由地址線 “ 寬度 ” 決定： ?4G容量的存儲(chǔ)器 地址范圍： 0000,0000H～ FFFF,FFFFH 由 32根地址線提供地址碼。 A11 A12 A0 0000H 0001H 1FFFH 地 址 譯 碼 器 讀寫控制電路 存儲(chǔ)體 存儲(chǔ)器讀寫命令 數(shù)據(jù)線 D0D8 地址線 : 讀 存儲(chǔ)器過程 某一存儲(chǔ)單元的內(nèi)容 送往 CPU數(shù)據(jù)線。 36H 微型計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器組織 現(xiàn)代計(jì)算機(jī)中的存儲(chǔ)器處于全機(jī)中心地位 容量大，速度快，成本低 ? 為解決三者之間的矛盾，目前通常采用 多級(jí)存儲(chǔ)器體系結(jié)構(gòu) ，即使用 高速緩沖存儲(chǔ)器、主存儲(chǔ)器和外存儲(chǔ)器 。 (2) 多個(gè)芯片連接 設(shè)計(jì)的存儲(chǔ)器容量與實(shí)際提供的存儲(chǔ)器多有不符。 用 8k*1的片子組成 8k*8的存儲(chǔ)器需 8 個(gè)芯片 地址線 ——需 13 根 數(shù)據(jù)線 —— 8 根 控制線 —— WR接存儲(chǔ)器的 WE 2:4 16K?8 16K?8 16K?8 16K?8 字?jǐn)U展法 用 16K?8位的芯片組成 64K?8位的存儲(chǔ)器需 4個(gè)芯片 地址線 —— 共需 16根 片內(nèi)： (214 = 16384) 14根，選片： 2根 數(shù)據(jù)線 —— 8根 控制線 —— WE 最低地址 最高地址 C000 FFFF 00,0000,0000,0000 11,1111,1111,1111 11 11 4 最低地址 最高地址 8000 BFFF 00,0000,0000,0000 11,1111,1111,1111 10 10 3 最低地址 最高地址 4000 7FFF 00,0000,0000,0000 11,1111,1111,1111 01 01 2 最低地址 最高地址 0000 3FFF 00,0000,0000,0000 11,1111,1111,1111 00 00 1 說明 總地址 片內(nèi) A13 A12 ……..A 1 A0 選片 A15 A14 地址 片號(hào) 地址空間分配表 CPU 用 1k ? 4 的存儲(chǔ)器芯片 2114 組成 2k ? 8 的存儲(chǔ)器 字位同時(shí)擴(kuò)展法 例： 有若干片 1K 8位的 SRAM芯片，采用字?jǐn)U展方法構(gòu)成4KB存儲(chǔ)器，問： (1) 需要多少片 RAM芯片？ (2) 該存儲(chǔ)器需要多少地址位？ (3) 畫出該存儲(chǔ)器與 CPU連接的結(jié)構(gòu)圖，設(shè) CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào) MREQ和 R/W。
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1