【正文】 到任務(wù)后，首先要做的硬件開發(fā)工作就是要進(jìn)行硬件需求分析，撰寫硬件需求規(guī)格說明書。一項(xiàng)產(chǎn)品的性能往往是由軟件和硬件共同完成的，哪些是由硬件完成，哪些是由軟件完成，項(xiàng)目組必須在需求時(shí)加以細(xì)致考慮。并從總體上論證現(xiàn)在的硬件水平，包括公司的硬件技術(shù)水平是否能滿足需求。? 系統(tǒng)工程組網(wǎng)及使用說明? 基本配置及其互連方法? 運(yùn)行環(huán)境? 硬件整體系統(tǒng)的基本功能和主要性能指標(biāo)? 硬件分系統(tǒng)的基本功能和主要功能指標(biāo)硬件工程師手冊(cè) 7 ? 功能模塊的劃分? 關(guān)鍵技術(shù)的攻關(guān)? 外購硬件的名稱型號(hào)、生產(chǎn)單位、主要技術(shù)指標(biāo)? 主要儀器設(shè)備? 內(nèi)部合作，對(duì)外合作，國(guó)內(nèi)外同類產(chǎn)品硬件技術(shù)介紹? 可靠性、穩(wěn)定性、電磁兼容討論? 電源、工藝結(jié)構(gòu)設(shè)計(jì)? 硬件測(cè)試方案從上可見，硬件開發(fā)總體方案，把整個(gè)系統(tǒng)進(jìn)一步具體化?？傮w設(shè)計(jì)不好，可能出現(xiàn)致命的問題，造成的損失有許多是無法挽回的。而產(chǎn)品的好壞特別是系統(tǒng)的設(shè)計(jì)合理性、科學(xué)性、可靠性、穩(wěn)定性與總體設(shè)計(jì)關(guān)系密切。一個(gè)好的產(chǎn)品，特別是大型復(fù)雜產(chǎn)品，總體方案進(jìn)行反復(fù)論證是不可缺少的。進(jìn)行完硬件需求分析后，撰寫的硬件需求分析書，不但給出項(xiàng)目硬件開發(fā)總的任務(wù)框架，也引導(dǎo)項(xiàng)目組對(duì)開發(fā)任務(wù)有更深入的和具體的分析，更好地來制定開發(fā)計(jì)劃。硬件總體設(shè)計(jì)的主要任務(wù)就是從總體上進(jìn)一步劃分各單板的功能以及硬件的總體結(jié)構(gòu)描述，規(guī)定各單板間的接口及有關(guān)的技術(shù)指標(biāo)。再就是對(duì)總體設(shè)計(jì)中技術(shù)合理性、可行性等進(jìn)行審查。硬件工程師手冊(cè) 8 硬件總體設(shè)計(jì)方案通過后，即可著手關(guān)鍵器件的申購，主要工作由項(xiàng)目組來完成，計(jì)劃處總體辦進(jìn)行把關(guān)。關(guān)鍵器件落實(shí)后，即要進(jìn)行結(jié)構(gòu)電源設(shè)計(jì)、單板總體設(shè)計(jì)。單板總體設(shè)計(jì)需要項(xiàng)目與 CAD 配合完成。CAD 室可利用相應(yīng)分析軟件進(jìn)行輔助分析。總體設(shè)計(jì)主要包括下列內(nèi)容：? 單板在整機(jī)中的的位置：?jiǎn)伟骞δ苊枋? 單板尺寸? 單板邏輯圖及各功能模塊說明? 單板軟件功能描述? 單板軟件功能模塊劃分? 接口定義及與相關(guān)板的關(guān)系? 重要性能指標(biāo)、功耗及采用標(biāo)準(zhǔn)? 開發(fā)用儀器儀表等每個(gè)單板都要有總體設(shè)計(jì)方案，且要經(jīng)過總體辦和管理辦的聯(lián)系評(píng)審。只有單板總體方案通過后，才可以進(jìn)行單板詳細(xì)設(shè)計(jì)。本書其他章節(jié)的大部分內(nèi)容都是與該部分有關(guān)的，希望大家在工作中不斷應(yīng)用，不斷充實(shí)和修正，使本書內(nèi)容更加豐富和實(shí)用。不同的單板，硬件詳細(xì)設(shè)計(jì)差別很大。 接口的詳細(xì)設(shè)計(jì)。 符合規(guī)范的原理圖及 PCB 圖。 硬件工程師手冊(cè) 9 單板詳細(xì)設(shè)計(jì)要撰寫單板詳細(xì)設(shè)計(jì)報(bào)告。單板軟件的詳細(xì)設(shè)計(jì)報(bào)告由管理辦組織審查，而單板硬件的詳細(xì)設(shè)計(jì)報(bào)告，則要由總體辦、管理辦、CAD 室聯(lián)合進(jìn)行審查，如果審查通過，方可進(jìn)行 PCB 板設(shè)計(jì)，如果通不過，則返回硬件需求分析處，重新進(jìn)行整個(gè)過程。如單板詳細(xì)設(shè)計(jì)報(bào)告通過，項(xiàng)目組一邊要與計(jì)劃處配合準(zhǔn)備單板物料申購，一方面進(jìn)行 PCB 板設(shè)計(jì)。PCB 投板有專門的 PCB 樣板流程。當(dāng)單板調(diào)試完成，項(xiàng)目組要把單板放到相應(yīng)環(huán)境進(jìn)行單板硬件測(cè)試，并撰寫硬件測(cè)試文檔。在結(jié)構(gòu)電源，單板軟硬件都已完成開發(fā)后，就可以進(jìn)行聯(lián)調(diào)，撰寫系統(tǒng)聯(lián)調(diào)報(bào)告。因此，聯(lián)調(diào)必須預(yù)先撰寫聯(lián)調(diào)計(jì)劃，并對(duì)整個(gè)聯(lián)調(diào)過程進(jìn)行詳細(xì)記錄。聯(lián)調(diào)后，必須經(jīng)總體辦和管理辦，對(duì)聯(lián)調(diào)結(jié)果進(jìn)行評(píng)審，看是不是符合設(shè)計(jì)要求。如果聯(lián)調(diào)通過，項(xiàng)目要進(jìn)行文件歸檔，把應(yīng)該歸檔的文件準(zhǔn)備好，經(jīng)總體辦、管理辦評(píng)審，如果通過，才可進(jìn)行驗(yàn)收。第二節(jié) 硬件開發(fā)文檔規(guī)范167。開發(fā)人員在寫文檔時(shí)往往會(huì)漏掉一些該寫的內(nèi)容，編制規(guī)范在開發(fā)人員寫文檔時(shí)也有一定的提示作用。規(guī)范中共列出以下文檔的規(guī)范：硬件工程師手冊(cè) 10 ? 硬件需求說明書? 硬件總體設(shè)計(jì)報(bào)告? 單板總體設(shè)計(jì)方案? 單板硬件詳細(xì)設(shè)計(jì)? 單板軟件詳細(xì)設(shè)計(jì)? 單板硬件過程調(diào)試文檔? 單板軟件過程調(diào)試文檔? 單板系統(tǒng)聯(lián)調(diào)報(bào)告? 單板硬件測(cè)試文檔? 單板軟件歸檔詳細(xì)文檔? 單板軟件歸檔詳細(xì)文檔? 硬件總體方案歸檔詳細(xì)文檔? 硬件單板總體方案歸檔詳細(xì)文檔? 硬件信息庫 這些規(guī)范的具體內(nèi)容可在 HUAWEI 服務(wù)器中的“中研部 ISO9000 資料庫”中找到，對(duì)應(yīng)每個(gè)文檔規(guī)范都有相應(yīng)的模板可供開發(fā)人員在寫文檔時(shí)“填空”使用。167。它是硬件總體設(shè)計(jì)和制訂硬件開發(fā)計(jì)劃的依據(jù)， 具體編寫的內(nèi)容有：系統(tǒng)工程組網(wǎng)及使用說明、硬件整體系統(tǒng)的基本功能和主要性能指標(biāo)、硬件分系統(tǒng)的基本功能和主要性能指標(biāo)以及功能模塊的劃分等。編寫硬件總體設(shè)計(jì)報(bào)告應(yīng)包含以下內(nèi)容： 系統(tǒng)總體結(jié)構(gòu)及功能劃分，系統(tǒng)邏輯框圖、組成系統(tǒng)各功能模塊的邏輯框圖，電路結(jié)構(gòu)圖及單板組成，單板邏輯框圖和電路結(jié)構(gòu)圖，以及可靠性、安全性、電磁兼容性討論和硬件測(cè)試方案等。單板硬件詳細(xì)設(shè)計(jì) 在單板硬件進(jìn)入到詳細(xì)設(shè)計(jì)階段，應(yīng)提交單板硬件詳細(xì)設(shè)計(jì)報(bào)告。有時(shí)候一塊單板的硬件和軟件分別由兩個(gè)開發(fā)人員開發(fā)，因此這時(shí)候單板硬件詳細(xì)設(shè)計(jì)便為軟件設(shè)計(jì)者提供了一個(gè)詳細(xì)的指導(dǎo)，因此單板硬件詳細(xì)設(shè)計(jì)報(bào)告至關(guān)重要。 單板軟件詳細(xì)設(shè)計(jì) 在單板軟件設(shè)計(jì)完成后應(yīng)相應(yīng)完成單板軟件詳細(xì)設(shè)計(jì)報(bào)告，在報(bào)告中應(yīng)列出完成單板軟件的編程語言，編譯器的調(diào)試環(huán)境，硬件描述與功能要求及數(shù)據(jù)結(jié)構(gòu)等。在有關(guān)通訊協(xié)議的描述中，應(yīng)說明物理層，鏈路層通訊協(xié)議和高層通訊協(xié)議由哪些文檔定義。每次所投 PCB 板時(shí)應(yīng)制作此文檔。 單板軟件過程調(diào)試文檔 每月收集一次單板軟件過程調(diào)試文檔，或調(diào)試完畢（指不滿一月）收集，盡可能清楚，完整列出軟件調(diào)試修改過程。 單板系統(tǒng)聯(lián)調(diào)報(bào)告 在項(xiàng)目進(jìn)入單板系統(tǒng)聯(lián)調(diào)階段，應(yīng)出單板系統(tǒng)聯(lián)調(diào)報(bào)告。 單板硬件測(cè)試文檔 在單板調(diào)試完之后，申請(qǐng)內(nèi)部驗(yàn)收之前，應(yīng)先進(jìn)行自測(cè)以確保每個(gè)功能都能實(shí)現(xiàn)，每項(xiàng)指標(biāo)都能滿足。 硬件信息庫為了共享技術(shù)資料，我們希望建立一個(gè)共享資料庫，每一塊單板都希望將的最有價(jià)值最有特色的資料歸入此庫。第三節(jié) 與硬件開發(fā)相關(guān)的流程文件介紹與硬件開發(fā)相關(guān)的流程主要有下列幾個(gè)：項(xiàng)目立項(xiàng)流程項(xiàng)目實(shí)施管理流程軟件開發(fā)流程系統(tǒng)測(cè)試工作流程中試接口流程內(nèi)部接收流程硬件工程師手冊(cè) 12 167。其中包括立項(xiàng)的論證、審核分析，以期做到合理進(jìn)行開發(fā)，合理進(jìn)行資源分配，并對(duì)該立項(xiàng)前的預(yù)研過程進(jìn)行規(guī)范和管理。167。該流程包含著硬件開關(guān)、軟件開發(fā)、結(jié)構(gòu)和電源開發(fā)、物料申購并各分流程。 軟件開發(fā)流程：與硬件開發(fā)流程相對(duì)應(yīng)的是軟件開發(fā)流程，軟件開發(fā)流程是對(duì)大型系統(tǒng)軟件開發(fā)規(guī)范化管理文件，流程目的在對(duì)軟件開發(fā)實(shí)施有效的計(jì)劃和管理，從而進(jìn)一步提高軟件開發(fā)的工程化、系統(tǒng)化水平，提高 XXXX 公司軟件產(chǎn)品質(zhì)量和文檔管理水平，以保證軟件開發(fā)的規(guī)范性和繼承性。一個(gè)系統(tǒng)軟件和硬件是相互關(guān)聯(lián)著的。 系統(tǒng)測(cè)試工作流程：該流程規(guī)定了在開發(fā)過程中系統(tǒng)測(cè)試過程，描述了系統(tǒng)測(cè)試所要執(zhí)行的功能，輸入、輸出的文件以及有關(guān)的檢查評(píng)審點(diǎn)。項(xiàng)目立項(xiàng)完成，成立項(xiàng)目組的同時(shí)要成立對(duì)應(yīng)的測(cè)試項(xiàng)目組。測(cè)試的主要對(duì)象為軟件系統(tǒng)。 中試接口流程中試涉及到中央研究部與中試部開發(fā)全過程。由上可見中試將在產(chǎn)品設(shè)計(jì)到驗(yàn)收后整個(gè)過程都將參與，在硬件開發(fā)上，也有許多方面要提早與中試進(jìn)行聯(lián)系。167。項(xiàng)目完成開發(fā)工作和文檔及相關(guān)技術(shù)資料后，首先準(zhǔn)備測(cè)試環(huán)境，進(jìn)行自測(cè)，并向總體辦遞交《系統(tǒng)測(cè)試報(bào)告》及項(xiàng)目驗(yàn)收申請(qǐng)表，總體辦審核同意項(xiàng)目驗(yàn)收申請(qǐng)后，要求項(xiàng)目組確定測(cè)試項(xiàng)目，并編寫《測(cè)試項(xiàng)目手冊(cè)》 。由上可見，硬件開發(fā)過程中，必須提前準(zhǔn)備好文檔及各種技術(shù)資料，同時(shí)在產(chǎn)品設(shè)計(jì)時(shí)就必須考慮到測(cè)試。電磁干擾的三要素是干擾源、干擾傳輸途徑、干擾接收器。最基本的干擾抑制技術(shù)是屏蔽、濾波、接地。廣義的電磁兼容控制技術(shù)包括抑制干擾源的發(fā)射和提高干擾接收器的敏感度，但已延伸到其他學(xué)科領(lǐng)域。在印制電路板設(shè)計(jì)階段對(duì)電磁兼容考慮將減少電路在樣機(jī)中發(fā)生電磁干擾。在高速邏輯電路里，這類問題特別脆弱，原因很多：電源與地線的阻抗隨頻率增加而增加，公共阻抗耦合的發(fā)生比較頻繁；信號(hào)頻率較高，通過寄生電容耦合到步線較有效，串?dāng)_發(fā)生更容易；信號(hào)回路尺寸與時(shí)鐘頻率及其諧波的波長(zhǎng)相比擬，輻射更加顯著。第一節(jié) CAD 輔助設(shè)計(jì)一、總體概念及考慮五一五規(guī)則，即時(shí)鐘頻率到 5MHz 或脈沖上升時(shí)間小于 5ns，則 PCB 板須采用多層板。公共阻抗耦合問題。由于地平面電流可能由多個(gè)源產(chǎn)生，感應(yīng)噪聲可能高過模電的靈敏度或數(shù)電的抗擾度。減小環(huán)路面積及兩環(huán)路的交鏈面積。Z0＝L/C＝377(d/w) (μr/εr)，如果 極好。為模擬電路提供一條零伏回線，信號(hào)線與回程線小與 5：1。手工時(shí)鐘布線，遠(yuǎn)離 I/O 電路，可考慮加專用信號(hào)回程線。為使串?dāng)_減至最小，采用雙面＃字型布線。強(qiáng)弱信號(hào)線分開。工作頻率低于 1MHz 時(shí)，噪聲一般由電場(chǎng)或磁場(chǎng)引起，(磁場(chǎng)引起時(shí)干擾，一般在幾百赫茲以內(nèi))，1MHz 以上，考慮電磁干擾。更大的涉及單板間、子架、機(jī)架的屏蔽。電磁屏蔽不要求接地，但要求感應(yīng)電流在上有通路，故必須閉合。高頻情況下，三者可以統(tǒng)一，即用高電導(dǎo)率材料(如銅)封閉并接地。入射反射發(fā)射屏蔽材料吸收區(qū)域硬件工程師手冊(cè) 17 磁場(chǎng)屏蔽還取決于厚度、幾何形狀、孔洞的最大線性尺寸。降低噪聲電壓，有兩個(gè)途徑，對(duì)接收電路而言，B、A 和 COS0 必須減?。粚?duì)干擾源而言，M 和 I1必須減小。它大大減小電路的環(huán)路面積，并同時(shí)在絞合的另一根芯線上產(chǎn)生相反的電動(dòng)勢(shì)。好的電纜屏蔽層覆視率應(yīng)為 70％以上。另一種分法是： 單點(diǎn)接地； 多點(diǎn)接地。 接地點(diǎn)選在放大器等輸出端的地線上。L時(shí)，則采用多點(diǎn)接地，一般屏蔽層按 或 間隔接地。對(duì)于射頻電路接地，要求接地線盡量要短或者根本不用接線而實(shí)現(xiàn)接地。多級(jí)電路的接地選擇告近低電平端并按信號(hào)由小到大逐步移動(dòng)的原則。當(dāng)?shù)鼐€長(zhǎng)度是 λ/4 波長(zhǎng)的奇數(shù)倍時(shí)，阻抗會(huì)很高，同時(shí)相當(dāng) λ/4 天線，向外輻射干擾信號(hào)。接地還包括當(dāng)用導(dǎo)線作電源回線、搭接等內(nèi)容。它要保證良好接地。從電路形式分，有單電容型、單電感型、L 型、π 型。一個(gè)典型信號(hào)的頻譜：選擇交直流電源濾波器抑制內(nèi)外電源線上的傳導(dǎo)和輻射干擾，既防止Tt r－20dB/decade－40dB/decade 1f2= πt r 1f1= πττA傅里葉變換硬件工程師手冊(cè) 19 EMI 進(jìn)入電網(wǎng)，危害其它電路，又保護(hù)設(shè)備自身。DM(差摸)干擾在頻率 1MHz 時(shí)占主導(dǎo)地位。使用鐵氧體磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及寄生振蕩的抑制。Cmin≈△I△t/△Vmax △Vmax 一般取 2％的干擾電平。電容的選取是非常講究的問題，也是單板 EMC 控制的手段。一個(gè)機(jī)器的孕育及誕生實(shí)際上是 EMC 工程。第二節(jié) 可編程器件的使用167。FPGA 概念由美國(guó) Xilinx 公司首創(chuàng)，成為九十年代集成電路產(chǎn)業(yè)銷售額增長(zhǎng)速率最快的產(chǎn)品。 EPLD 器件由不同個(gè)數(shù)的宏單元（Macrocell）組合而成，宏單元作為一個(gè)整體，其內(nèi)部連線相對(duì)固定，因此其編程靈活性及邏輯容量均受到限制。2）FPGA 器件集成度高，陣列引腳數(shù)多，功耗低。 由于 FPGA 的現(xiàn)場(chǎng)可編程特性，其在線的電路調(diào)試與修改不須將 FPGA 從電路板中取出，因此能以多種封裝形式（如 PQFP、TQFP、BGA 等）減小體積，增加引腳數(shù)量。4）EPLD 器件為 EPROMbase 而 FPGA 為 SRAMbase。二、FPGA 的基本結(jié)構(gòu)與基本工作原理：FPGA 的組成與結(jié)構(gòu)： CLB:Configurable Logic Block IOB:Input/Output Block PIC:Programmable Interconnect SRAM 陣列 內(nèi)部晶體振蕩器FPGA 的結(jié)構(gòu)特點(diǎn)：1）FPGA 內(nèi)部為邏輯單元陣列（LCA：Logic Cell Array）結(jié)構(gòu)： 在 FPGA 中，CLB 作為邏輯組件的基本單元，通過一定的內(nèi)部連線連接在一起以綜合陣列中的邏輯功能，形成 LCA 結(jié)構(gòu)。2）FPGA 內(nèi)部邏輯功能的配置是基于內(nèi)部陣列分布的 SRAM 原理： FPGA 器件的編程實(shí)現(xiàn)，實(shí)際上是由加載于其內(nèi)部陣列分部的 SRAM 上的配置數(shù)據(jù)決定和控制各個(gè) CLB、IOB 的邏輯功能及 PIC 之間的互連關(guān)系。通過加載不同的配置數(shù)據(jù)，芯片邏輯功能可不斷更新，反復(fù)使用。不同的工作模式可通過模式選擇控制位來控制。主動(dòng)模式又可分類如下： 主動(dòng)并行低地址模式 主動(dòng)并行模式 主動(dòng)并行高地址模式 主動(dòng)串行模式 并行模式中，在相應(yīng)的時(shí)鐘控制下，配置數(shù)據(jù)并行地進(jìn)入 FPGA 器件，在內(nèi)部再變成串行。其中高地址模式是從高地址向低地址讀數(shù)，低地址模式是從低地址向高地址讀數(shù)。 當(dāng)單片 FPGA 不足以定義數(shù)字系統(tǒng)完整的邏輯功能時(shí)，可以采用多個(gè) FPGA 芯片，以一定的格式相互連接，分部定義，從而總合地完成整個(gè)系統(tǒng)的功能。在這種情況下，第一片 FPGA 應(yīng)選擇主動(dòng)模式，作為其它鏈連的 FPGA 的數(shù)據(jù)源且控制從動(dòng)器件。當(dāng)系統(tǒng)使用多個(gè) FPGA 器件時(shí)，每個(gè)器