ps-2接口協(xié)議解析及應(yīng)用知識-在線瀏覽
2025-07-01 04:29本頁面
【正文】 ２鍵盤發(fā)送數(shù)據(jù)，而ＰＳ／２鍵盤則不會抑制ＰＣ機發(fā)送數(shù)據(jù)。推薦值在１５ｋＨｚ左右，也就是說，Ｃｌｏｃｋ（時鐘腳）高、低電平的持續(xù)時間都為４０μｓ。數(shù)據(jù)幀格式說明1個起始位 總是邏輯0 8個數(shù)據(jù)位 （LSB）低位在前 1個奇偶校驗位 奇校驗 1個停止位 總是邏輯1 1個應(yīng)答位 僅用在主機對設(shè)備的通訊中 如果數(shù)據(jù)位中１的個數(shù)為偶數(shù)，校驗位就為１；如果數(shù)據(jù)位中１的個數(shù)為奇數(shù)，校驗位就為０；總之，數(shù)據(jù)位中１的個數(shù)加上校驗位中１的個數(shù)總為奇數(shù)，因此總進(jìn)行奇校驗。當(dāng)ＰＳ／２設(shè)備等待發(fā)送數(shù)據(jù)時，它首先檢查Ｃｌｏｃｋ（時鐘腳）以確認(rèn)其是否為高電平。如果Ｃｌｏｃｋ（時鐘腳）為高電平，ＰＳ／２設(shè)備便開始將數(shù)據(jù)發(fā)送到ＰＣ機。發(fā)送時一般都是按照數(shù)據(jù)幀格式順序發(fā)送。ＰＳ／２設(shè)備到ＰＣ機的通訊時序如圖２所示。數(shù)據(jù)變化到Ｃｌｏｃｋ（時鐘腳）下降沿的時間至少也有５ μｓ，但不能大于２５ μｓ，這是由ＰＳ／２通訊協(xié)議的時序規(guī)定的。上述討論中傳輸?shù)臄?shù)據(jù)是指對特定鍵盤的編碼或者對特定命令的編碼。其中鍵盤碼分為通碼（Ｍａｋｅ）和斷碼（Ｂｒｅａｋ）。３ ＰＳ／２接口的嵌入式軟件編程方法ＰＳ／２設(shè)備主要用于產(chǎn)生同步時鐘信號和讀寫數(shù)據(jù)。這里要注意的是：在送出每一位后都要檢測時鐘線，以確保ＰＣ機沒有抑制ＰＳ／２設(shè)備，如果有則中止發(fā)送；（６）輸出８個數(shù)據(jù)位到數(shù)據(jù)線上；（７）輸出校驗位；（８）輸出停止位（１）；（９）延時３０μｓ（如果在發(fā)送停止位時釋放時鐘信號則應(yīng)延時５０μｓ）；通過以下步驟可發(fā)送單個位：（１）準(zhǔn)備數(shù)據(jù)位（將需要發(fā)送的數(shù)據(jù)位放到數(shù)據(jù)線上）；（２）延時２０μｓ；（３）把時鐘線拉低；（４）延時４０μｓ；（５）釋放時鐘線；（６）延時２０μｓ。ＰＣ機通過下拉時鐘線大于１００μｓ來抑制通訊，并且通過下拉數(shù)據(jù)線發(fā)出請求發(fā)送數(shù)據(jù)的信號，然后釋放時鐘。主機此時在時鐘線變?yōu)榈蜁r準(zhǔn)備數(shù)據(jù)到數(shù)據(jù)線，并在時鐘上升沿鎖存數(shù)據(jù)。具體連接步驟如下：（１）等待時鐘線為高電平。（３）讀地址線上的數(shù)據(jù)內(nèi)容，共８個ｂｉｔ，每讀完一個位，都應(yīng)檢測時鐘線是否被ＰＣ機拉低，如果被拉低則要中止接收。（５）讀停止位。（７ 輸出應(yīng)答位。（９）延時４５ μｓ，以便ＰＣ機進(jìn)行下一次傳輸。下面的步驟可用于發(fā)出應(yīng)答位；（１）延時１５μｓ；（２）把數(shù)據(jù)線拉低；（３）延時５μｓ；（４）把時鐘線拉低；（５）延時４０μｓ；（６）釋放時鐘線；（７）延時５μ
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1