計(jì)算機(jī)組成原理課程設(shè)計(jì)報(bào)告書(shū)-在線(xiàn)瀏覽
2025-07-01 03:40本頁(yè)面
【正文】 通用寄存器及內(nèi)存相關(guān)單元的數(shù)據(jù)。進(jìn)入中斷后，用單拍（DP）方式執(zhí)行，直到返回主程序?yàn)橹?。?）重復(fù)執(zhí)行（4）兩次（6）將RAM中20H的單元內(nèi)容由指令I(lǐng)NTS改為INTC，重作（4），記錄發(fā)生的現(xiàn)象。 （2）時(shí)存放參加運(yùn)算的數(shù)據(jù)和中間結(jié)果,使用多個(gè)通用寄存器來(lái)實(shí)現(xiàn)。 雙端口存儲(chǔ)器RAM由一片IDT7132（U36）及少量附加控制電路組成。IDT7132兩個(gè)端口可同時(shí)進(jìn)行讀、寫(xiě)操作。地址寄存器AR1（U37）和AR2(U27,U28)提供雙端口存儲(chǔ)器的地址。AR1從數(shù)據(jù)總線(xiàn)DBUS接受數(shù)據(jù)。當(dāng)AR1_INC=1是，在T4的上升沿，AR1的值加1。AR2由2片74HC298組成，月兩個(gè)數(shù)據(jù)輸入端，一個(gè)來(lái)自程序計(jì)數(shù)器PC，另一個(gè)來(lái)自數(shù)據(jù)總線(xiàn)DBUS。M3選擇數(shù)據(jù)來(lái)源，當(dāng)M3=1時(shí)，選中數(shù)據(jù)總線(xiàn)DBUS；當(dāng)M3=0是，選中程序計(jì)數(shù)器PC。 指令寄存器IR是一片74HC374(U20)。當(dāng)LDIR=1時(shí)，在LDIR=1時(shí)，在T4的上升沿將來(lái)自雙端口存儲(chǔ)器的指令打入指令寄存器IR保存。在某些情況下，指令的操作數(shù)部分也參與新的計(jì)算。通用寄存器最多的用途是計(jì)算。CPU執(zhí)行指令時(shí)，它根據(jù)程序計(jì)數(shù)器（PC）中的地址從程序存儲(chǔ)器中取出當(dāng)前需要執(zhí)行的指令碼，并把它送給控制器分析執(zhí)行，隨后程序計(jì)數(shù)器（PC）中地址碼自動(dòng)加1，以便為CPU取下一條需要執(zhí)行的指令碼作準(zhǔn)備。所以，需要執(zhí)行程序的機(jī)器碼必須在程序執(zhí)行前預(yù)先一條條地按順序放到程序存儲(chǔ)器中，并為程序計(jì)數(shù)器設(shè)置成程序第一條指令的內(nèi)存地址。 它主要由控制存儲(chǔ)器、微指令寄存器和地址轉(zhuǎn)移邏輯三大部分組成。一旦微程序固化，機(jī)器運(yùn)行時(shí)則只讀不寫(xiě)。讀出一條微指令并執(zhí) 行微指令的時(shí)間總和稱(chēng)為一個(gè)微指令周期?？刂拼鎯?chǔ)器的字長(zhǎng)就是微指令字的長(zhǎng)度，其存儲(chǔ)容量視機(jī)器指令系統(tǒng)而定，即取決于微程序的數(shù)量。 微指令寄存器用來(lái)存放由控制存儲(chǔ)器讀出的一條微指令信息。 地址轉(zhuǎn)移邏輯 在一般情況下，微指令由控制存儲(chǔ)器讀出后直接給出下一條微指令的地址，通常我們簡(jiǎn)稱(chēng)微地址，這個(gè)微地址信息就存放在微地址寄存器中。當(dāng)微程序出現(xiàn)分支時(shí)，意味著微程序出現(xiàn)條件轉(zhuǎn)移。地址轉(zhuǎn)移邏輯就承擔(dān)自動(dòng)完成修改微地址的任務(wù)。另外總體設(shè)計(jì)方案中還要包括硬件設(shè)計(jì)與軟件設(shè)計(jì)兩大部分，具體設(shè)計(jì)時(shí)一般采用“黑箱”設(shè)計(jì)方法，就是根據(jù)控制要求，將完成控制任務(wù)所需的各功能單元、模塊以及控制對(duì)象，采用方塊圖表示，從而形成系統(tǒng)的總體框圖?？傊傮w方案是整個(gè)控制系統(tǒng)設(shè)計(jì)的關(guān)鍵，要實(shí)現(xiàn)一個(gè)好的設(shè)計(jì)必然離不開(kāi)對(duì)生產(chǎn)工藝的深入了解以及工藝技術(shù)人員的支持與配合。 軟件總體方案設(shè)計(jì)的內(nèi)容主要是確定軟件平臺(tái)、軟件結(jié)構(gòu)、任務(wù)分解，建立系統(tǒng)的數(shù)學(xué)模型、控制策略和算法的實(shí)現(xiàn)等。（2）控制策略與算法。（4）方案的比較與選擇。（6）機(jī)柜或機(jī)箱的結(jié)構(gòu)與外形設(shè)計(jì)。（8）對(duì)現(xiàn)場(chǎng)條件的要求。運(yùn)算器與各寄存器之間的傳送路徑就是中央處理器內(nèi)部數(shù)據(jù)通路。 建立數(shù)據(jù)通路的任務(wù)，是由“操作控制部件”來(lái)完成。2．?dāng)?shù)據(jù)通路的基本結(jié)構(gòu)數(shù)據(jù)通路的基本結(jié)構(gòu)主要有兩種方式：（1）CPU內(nèi)部總線(xiàn)方式：將所有的寄存器的輸入端和輸出端都連接到一條或多條公共的通路上，這種結(jié)構(gòu)比較簡(jiǎn)單，但是數(shù)據(jù)傳輸存在較多的沖突現(xiàn)象，性能較低，如果連接各部件的總線(xiàn)只有一條，則稱(chēng)單總線(xiàn)結(jié)構(gòu)；如果CPU中有兩條或更多的總線(xiàn)，則構(gòu)成雙總線(xiàn)結(jié)構(gòu)和多總線(xiàn)結(jié)構(gòu)。 （2）專(zhuān)用數(shù)據(jù)通路方式（不采用CPU內(nèi)部總線(xiàn)方式）：根據(jù)指令執(zhí)行過(guò)程中的數(shù)據(jù)和地址的流動(dòng)放心安排連接線(xiàn)路，避免使用共享的總線(xiàn)，性能比較高，但硬件量大。IDT7132是2048字節(jié)的雙端口靜態(tài)隨機(jī)存儲(chǔ)器，本機(jī)實(shí)際使用256字節(jié)。在本機(jī)中，左端口的數(shù)據(jù)連線(xiàn)數(shù)據(jù)總線(xiàn)DBUS，可進(jìn)行讀、寫(xiě)操作，右端口數(shù)據(jù)和指令總線(xiàn)INS連接，輸出到指令寄存器IR，作為只讀端口使用。CEL＃，LRW，OEL?？刂谱蠖丝谧x、寫(xiě)操作；CER＃，RRW，OER?？刂朴叶丝谧x、寫(xiě)操作。CER＃，RRW，OER?？刂朴叶丝谧x、寫(xiě)操作的方式與CEL＃，LRW，OER?？刂谱蠖丝谧x、寫(xiě)操作的方式類(lèi)似，不過(guò)右端口讀出的數(shù)據(jù)放到指令總線(xiàn)上而不是數(shù)據(jù)總線(xiàn)上。當(dāng)CER＝1時(shí)，右端口讀出數(shù)據(jù)，并放到指令總線(xiàn)INS上；當(dāng)CER＝0時(shí)，禁止右端口操作。當(dāng)CEL＃＝0且LRW＝1時(shí)，左端口進(jìn)行讀操作；當(dāng)CER＃＝0且LRW＝0時(shí)，在T3的上升沿開(kāi)始進(jìn)行寫(xiě)操作，將數(shù)據(jù)總線(xiàn)上的數(shù)據(jù)寫(xiě)入存儲(chǔ)器。RsRd0 0 1 1RS1 RS0RD1 RD0存數(shù)STA Rd，[Rs]Rd[Rs]0 1 0 0RS1 RS0RD1 RD0取數(shù)LDA Rd，[Rs][Rs]Rd0 1 0 1RS1 RS0RD1 RD0無(wú)條件轉(zhuǎn)移指令JMP [Rs][Rs]Pc1 0 0 0RS1 RS0X X條件轉(zhuǎn)移
化學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1