【正文】 UT12 為秒個位計數(shù)信號 DOUT11=0000。139。C2=39。 同時產(chǎn)生一個進位 C2 END IF。 DOUT1(7 DOWNTO 4)=DOUT11。 分 個位 PROCESS(C2,LD) BEGIN IF LD=010 THEN 當 LD=2 時給分個位置數(shù) DOUT22=DOUT2。EVENT AND C2=39。 THEN C2 為分個位時鐘信號 IF DOUT22=1001 THEN DOUT22為分個位計數(shù)信號 DOUT22=0000。139。C3=39。 同時產(chǎn)生一個進位 C3 END IF。 DOUT1(11 DOWNTO 8)=DOUT22。 分十位 PROCESS(C3,LD) BEGIN IF LD=011 THEN 當 LD=3 時給分個位置數(shù) DOUT21=DOUT2。EVENT AND C3=39。 THEN C3 為分十位時鐘信號 IF DOUT21=0101 THEN DOUT22為分十位計數(shù)信號 DOUT21=0000。139。C4=39。 同時產(chǎn)生一個進位 C4 END IF。 DOUT1(15 DOWNTO 12)=DOUT21。 小時 計數(shù)器 PROCESS(C4) BEGIN IF LD=100 THEN 當 LD=4 時給時個位置數(shù) DOUT32=DOUT2。 ELSIF C439。139。DOUT32=0000。 END IF。DOUT31=DOUT31+1。 END IF。 END IF。 DOUT1(23 DOWNTO 20)=DOUT31。 置數(shù)計數(shù)器 PROCESS(CLK_NUM2) BEGIN IF CLK_NUM239。139。 當 LD 不為 0時 DOUT2 啟動開始計數(shù) ELSE DOUT2=DOUT2+1。 END IF。 END PROCESS。 下圖為十進制計數(shù)器仿真時序圖，端口名及功能同上。 下圖為各計數(shù)模塊組合后的仿真時序， LD 為置數(shù)控 制端口，當 LD=2 時給秒的十位置數(shù)，當 LD=3 時為分個位置數(shù)，如下圖所示： 數(shù)據(jù)選擇模塊 數(shù)據(jù)選擇模塊采用計數(shù)器來選擇要發(fā)送的數(shù)據(jù) ,在此模塊中工作時鐘信號為CLK_NUM1,即經(jīng)過 20200 分頻后的時時鐘信號。 其 VHDL 程序實現(xiàn)如下： 數(shù)據(jù)選擇器 PROCESS(CLK_NUM1) BEGIN IF CLK_NUM139。139。139。 高電平時 讀取 數(shù)據(jù) IF CNT1=1001 THEN CNT1=0000。 當 DOUT=9 時清零，同時產(chǎn)生進位 當 LD=2 時，秒的十位以秒的計數(shù) 時鐘開始計數(shù) 當 LD=3 時，分的 十 位以秒的計數(shù)時鐘開始 計數(shù) END IF。 秒的個位 WHEN 0111=CNT=DOUT1(7 DOWNTO 4)。 顯示∶ WHEN 0101=CNT=DOUT1(11 DOWNTO 8)。 分的十位 WHEN 0011=CNT=1010。 小時的個位 WHEN 0001=CNT=DOUT1(23 DOWNTO 20)。 顯示 M WHEN 1001=CNT=1011。 END CASE。 END IF。 AM/PM 的切換 C5=39。 WHEN DOUT31=0000 AND DOUT32=0000 ELSE 39。當小時兩位為 00 時 PROCESS(C5) 產(chǎn)生一進位信號 C5 BEGIN IF C539。139。 END IF。 AM 譯碼 ，當 OUTAMP=0 時取 AM WHEN ‘ 1’ =AMP=X41。 END CASE。 END PROCESS。DATA2=X02。 DATA1 為命令字 WHEN 0001=DATA1=XF9。DATA3=X02。DATA2=X05。 DATA3 為縱坐標 WHEN 0011=DATA1=XF9。DATA3=X02。DATA2=X07。 WHEN 0101=DATA1=XF9。DATA3=X02。DATA2=X09。 WHEN 0111=DATA1=xF9。DATA3=X02。DATA2=X0B。 WHEN 1001=DATA1=XF9。DATA3=X02。 END CASE。 顯示驅動模塊 驅動液晶顯示器 能夠 顯示 動態(tài) 數(shù)據(jù) ，需以快速掃描的方式去讀取所需顯示的數(shù)據(jù)。當 BUSY 信號為低電平時， 同時產(chǎn)生一個信號 REQ1，在讀取數(shù)據(jù)時以 REQ1 為信號，高電平讀取數(shù)據(jù)。 其 VHDL 程序實現(xiàn)如下： 送顯示 模塊 PROCESS(CLK_NUM1,BUSY) IS BEGIN IF RISING_EDGE(CLK_NUM1) THEN IF BUSY=39。 THEN REQ1=39。 檢測 BUSY 信號，當 BUSY 信號 為低 CASE CNT2 IS 電平時發(fā)送數(shù)據(jù)，同時將 REQ1 置 1 WHEN 00=DOUT=DATA1。 DATA2 為橫坐標 WHEN 10=DOUT=DATA3。 DATA4 為顯示字符的 ASCII 碼 WHEN OTHERS=NULL。 ELSIF BUSY=39。 THEN REQ1=39。 當 BUSY 信號為高電平時， REQ1 清零 END IF。 REQ=REQ1。 數(shù)據(jù)譯碼 部分 PROCESS(CNT) BEGIN CASE CNT IS WHEN 0000=DATA4=X30。 顯示 1 WHEN 0010=DATA4=X32。 顯示 3 WHEN 0100=DATA4=X34。 顯示 5 WHEN 0110=DATA4=X36。 顯示 7 WHEN 1000=DATA4=X38。 顯示 9 WHEN 1010=DATA4=X3A。 顯示 A、 P WHEN 1100=DATA4=X4D。 END CASE。 仿真時序如下圖： CLK 為時鐘信號， BUSY 為液晶塊響應信號， REQ 為發(fā)送數(shù)據(jù)信號，高電平發(fā)送數(shù)據(jù)。 CO為進位信號， LD 為置數(shù)端 整點報時模塊 當計數(shù)滿一小時時報警一次，即檢測分十位的進位信號，當 C4=1 時開始報警，并報警一分鐘。EVENT AND CLK_NUM1=39。 THEN 每個字符需發(fā)送四個數(shù)據(jù) IF C4=39。 AND C2=39。 AND C1=39。 THEN 當時分秒的進位均為 1時將 CO 置 1 CO=39。 其余情況均為 0 ELSE CO=39。 CO 為報警輸出端口 END IF。 END PROCESS。具有整點報時、時間調整功能，并實現(xiàn)了十二小時計時方案（ AM， PM）。3秒 /月的功能沒有實現(xiàn)，本系統(tǒng)有較大的誤差， 每 15 分鐘快 一秒 ，即每小時快 4秒，一個天快 1 分 36秒 。 如果要得到較為準確的時鐘信號，應對時鐘 信號進行 多次分頻 ，即通過多個分頻計時模塊。 （ 3）可能由于芯片的老化不穩(wěn)定造成的時鐘誤差。使用芯片管腳 18 個，占總數(shù)的 28%。 因此本系統(tǒng)需要做程序優(yōu)化，在程序設計中發(fā)現(xiàn)使用 IF 語句比使用 CASE 語句占用資源要少，在程序中將信號定義成整型比定義成邏輯矢量占用資源要多。 Total dedicated input pins used: 1/4 ( 25%) Total I/O pins used: