微型計算機技術課后習題答案-在線瀏覽
2025-06-16 07:00本頁面
【正文】 輸出允許 / 狀態(tài) S7信號。 什么是雙重總線 ?以 AD15～ AD0引腳說明雙重總線的功能是 怎樣實現(xiàn)的 ? 答： 常把分時復用的總線稱為雙重總線，如某一時刻總線上出現(xiàn) 的是地址，另一時刻，總線上出現(xiàn)的是數(shù)據(jù)或狀態(tài) (控制 )信號。在總線周 期的 T1時刻，它們傳送地址信息，在總線的 T T TW和 T4時刻 時，用來傳送數(shù)據(jù)信息。此時 MN／ MX*線接 VCC(高電平 )。此時 MN／ MX*線接 地 。在寫周期中 WR*控制信號在 T2～ T3周期為 低電平，而 RD*信號始終為高電平 (無效電平 )。 而在寫周期中，數(shù)據(jù)信息在雙重總線上是緊跟在地址總線有效 之后立即由 CPU送上，兩者之間無一段高阻態(tài) ④ 在讀周期中，如果在 T3周期內(nèi)，被訪問的內(nèi)存單元或 I／ O端 口還不能把數(shù)據(jù)送上數(shù)據(jù)總線，則必須在 T3之后插入等待周期 Tw， 這時 RD*控制信號仍為有效低電平。 什么是指令周期 ? 什么是總線周期 ? 什么是時鐘周期 ?說明三 者的關系。 — 指令周期 CPU通過總線操作完成同內(nèi)存儲器或 I/O接口之間一次數(shù)據(jù)傳送 所需要的時間。 — 時鐘周期 三者的關系： 時鐘周期是 CPU的時間基準。一個指令周期由一個或若干個總線周期組成。 存儲 芯片 在存儲器中的 起始地址 ,稱為芯片 高端地址 , 設計時分配確定 , 由其片外地址線 全譯碼 得出 → 芯片 的 片選信號： 片外地址線數(shù) =CPU地址線數(shù) 芯片地址線數(shù) 存儲 芯片的 片內(nèi)尋址 范圍由其 地址線實際根數(shù) N決定 : 2N 。 (2)給存儲芯片分配地址 。 存儲 芯片 在存儲器的地址范圍 由其片內(nèi)尋址范圍和高端地址決定 : 高端地址 +片內(nèi)尋址范圍 “ +” ：連接之意。 ① CPU的 A1~A19與 奇偶存儲體 的 A0~A18對應相連，同時選通對應單元 。 訪問 該 對準存儲的字，僅需一個總線周期。 16位微機應用系統(tǒng)中的存儲器設計要點 (1)按給定要求選擇主要芯片。 ② 奇存儲片由 BHE*選通，數(shù)據(jù)線接 CPU的 D8～ D15 。 (4)按存儲芯片分配的地址 , 將 CPU未接的高位地址 , 通過相應 譯碼器 產(chǎn)生各個芯片的片選信號，以 實現(xiàn)各個芯片 占據(jù)不同的地址段 。 (1)512 4bRAM構成 16KB的存儲系統(tǒng)。 ② 512位芯片應有 9根地址線 , 用在 20位地址線的系統(tǒng) 中 , 需要 11位地址作為片外地址譯碼。 解：略。 解：略。 解：略。 ② 512位芯片應有 9根地址線。 有一個 2732EPROM芯片的譯碼電路，如習圖 41所示， 試計算該芯片的地址范圍及存儲容量。 G2B*同 “ 與門 ” 的輸出端相連， “ 與門 ” 輸入為 A15～ A19， 只有 A15～ A19皆為高電平 時， G2B*才為有效低電平， 也就是 A15～ A19為 11111 時， G2B*才有效。 存儲器芯片的片選信號 CS*同 “ 與門 ” 的輸出端相連。 Y6*為低電平時A13～ A11為 “ 110” ， Y3*為低電平時 A13～ A11為 “ 111” 。 考慮到 A11已經(jīng)是芯片內(nèi)地址，因此，該存儲芯片的高端地址 為 A19～ A12。 芯片 2732有 12根地址線，對應片內(nèi)地址范圍為 000H～ FFFH。 ② 芯片 Intel2732有 12根地址線，故存儲容量為 4KB 。芯片 RAM 有 11根地址線，有 8根數(shù)據(jù)線，其存儲容量為 2KB。 ② 芯片 RAM有 11根地址線， 對應的片內(nèi) 尋址范圍為 000H～ 7FFH。 芯片的高端地址由其片選譯碼決定。 G2A*同 “ 與門 ” 的輸出端相連， “ 與門 ”的 輸入為 A15～ A18，只有 A15～ A18皆為高電平時， G2B*為有效低 電平，也就是 A15～ A18為 1111時， G2B*才有效。 芯片 RAM的片選信號 CS* 同譯碼器輸出 Y1*相連，當 Y1*為低電平， CS*為有效 低電平，芯片 RAM被選中。 可見，芯片 RAM 的高端地址為 1111 1001， 即 F9H。 RAM片內(nèi)尋址范圍為
高考資料相關推薦
鄂ICP備17016276號-1