微機原理總線ppt課件-在線瀏覽
2025-06-16 01:39本頁面
【正文】 f—— 總線時鐘頻率； N—— 完成一次數(shù)據(jù)傳送所需的時鐘周期數(shù)。 突發(fā)傳送 —— 支持成塊連續(xù)數(shù)據(jù)的傳送，只需給出數(shù)據(jù)塊的首地址，后續(xù)數(shù)據(jù)地址自動生成。 總線的握手方式： 同步總線 異步總線 半同步總線 12 ?總線的握手協(xié)議 同步總線 Addr Data 總線時鐘 讀命令 地址 數(shù)據(jù) 同步總線上所有信號受時鐘控制，總線上各模塊都在時鐘上升沿將信號驅動至穩(wěn)定或對信號進行采樣。 同步總線控制電路簡單，數(shù)據(jù)傳送速度快，但是要求總線上各模塊的操作速度與時鐘頻率相匹配，否則可能出現(xiàn)傳輸錯誤，使系統(tǒng)不可靠。 主設備在總線上進行讀操作時，首先發(fā)出讀命令和地址，待穩(wěn)定后啟動主設備握手信號（通知已作好讀數(shù)準備），從設備識別地址和讀命令后將數(shù)據(jù)送到總線上并啟動從設備握手信號（回答數(shù)據(jù)已送出），主設備讀取數(shù)據(jù)后撤消主設備握手信號（通知數(shù)據(jù)已接收），從設備撤消從設備握手信號（回答知道數(shù)據(jù)已被接收），接下來可以開始新的總線周期。 全互鎖異步總線 讀數(shù)據(jù)時序 14 ?總線的握手協(xié)議 半同步總線 PCI總線和 ISA總線都采用半同步協(xié)議 Addr Data 主設備時鐘 讀命令 地址 數(shù)據(jù) Data Addr 等待 半同步總線在主設備的時鐘信號和從設備的等待信號下傳送數(shù)據(jù)。從設備采樣并識別地址，如果從設備響應速度足夠快，能夠在一個時鐘周期完成操作，則不置起等待信號；如果從設備不能在一個時鐘周期完成讀操作，那么就需要置起等待信號，直到數(shù)據(jù)送到總線上再撤消等待信號。 綜合了同步總線和異步總線的優(yōu)點 半同步總線 讀數(shù)據(jù)時序 15 ?總線的層次結構 計算機的總線系統(tǒng)由處于計算機系統(tǒng)不同層次上的若干總線組成： CPU總線、局部總線、系統(tǒng)總線、外部總線。 16 ?總線的層次結構 CPU總線 CPU總線針對具體處理器設計，因此沒有統(tǒng)一的規(guī)范。 在主板上，系統(tǒng)總線表現(xiàn)為與擴展插槽相連接的一組邏輯電路和導線，所以系統(tǒng)總線也叫 I/O通道總線 系統(tǒng)總線必須有統(tǒng)一的標準，以便按標準設計各類適配卡 ISA、 EISA、 MCA、 VESA、 PCI、 AGP ?總線的層次結構 18 系統(tǒng)總線 ?總線的層次結構 主板上同一類型擴展插槽對應位置的引腳是互相連接的 19 局部總線 用于主機與外部特定子系統(tǒng)之間的緊密連接，設置局部總線的目的是為了提高 CPU與高帶寬占用部件（如顯卡）之間的數(shù)據(jù)傳輸速率 PCI、 VESA、 AGP為局部總線 ?總線的層次結構 20 外部總線 外部總線用來提供 I/O設備與系統(tǒng)中其他部件間的公共通信通路，也稱為通訊總線。 外部總線標準化程度最高，適用各種處理器。 VESA總線也稱為 VLbus(VESA Local Bus) 總線時鐘頻率 33MHz，總線寬度 32位，尋址能力4GB、半同步時協(xié)議，支持突發(fā)傳送 —— 帶寬約132MBps ?微機結構與系統(tǒng)總線的發(fā)展 25 高檔 PC機的三級總線結構和 PCI總線 針對 Pentium以上處理器 PCI:Peripheral Component—— 外部設備互連 ?微機結構與系統(tǒng)總線的發(fā)展 26 高檔 PC機的三級總線結構和 PCI總線 PCI 總線時鐘頻率 ，總線寬度 32位，尋址能力4GB、半同步時協(xié)議，支持突發(fā)傳送 —— 帶寬約132MBps PCI 總線時鐘頻率 ，總線寬度 64位，尋址能力4GB、半同步時協(xié)議，支持突發(fā)傳送 —— 帶寬約264MBps PCI 總線時鐘頻率 ，總線寬度 64位，尋址能力4GB、半同步時協(xié)議，支持突發(fā)傳送 —— 帶寬約528MBps ?微機結構與系統(tǒng)總線的發(fā)展 27 ISA總線 支持 8位 ISA卡和 16位 ISA卡 ?8位 ISA總線接口 8位 ISA總線也稱為 PC總線或 XT總線 共有 62
教學課件相關推薦
鄂ICP備17016276號-1