【正文】 基本邏輯運(yùn)算基本邏輯運(yùn)算有三種：邏輯加、邏輯乘、邏輯非。實(shí)現(xiàn)邏輯加的電路是或門電路。邏輯乘所代表的含義是：A和B都為1時(shí)，Z才是1，A和B有一個(gè)為0時(shí)，Z就是0。3）邏輯非邏輯非的表達(dá)式為：邏輯非所代表的含義是：A=1時(shí)，Z=0；A=0時(shí)，Z=1，實(shí)現(xiàn)邏輯非的電路是非門電路?？梢员硎緸椋篫=f（A，B）其中，A、B是輸入邏輯變量，Z是輸出邏輯變量。1=A01律：A+1=1，AB=BB)(B(B+C) = AC，A+B(A+C)同一律：A+A=A，A舉一個(gè)例2）反演規(guī)則對(duì)于任意一個(gè)函數(shù)表達(dá)式Z，如果將Z中所有的“”；“0”換成“1”，“1”換成“0”；原變量換成反變量，反變量換成原變量。舉一個(gè)例、真值表與邏輯圖邏輯函數(shù)表達(dá)式、真值表與邏輯圖是邏輯函數(shù)的三種不同表示方法，它們之間可以互相轉(zhuǎn)換。舉一個(gè)例若已知真值表，要想得到函數(shù)表達(dá)式，只要把真值表中的函數(shù)值等于1的變量組合挑選出來，然后將變量值是1的寫成原變量，是0的寫成反變量，再把組合中各個(gè)變量相乘，最后把各個(gè)乘積項(xiàng)相加，就能得到相應(yīng)的函數(shù)表達(dá)式。若已知邏輯圖，要得到函數(shù)表達(dá)式，可根據(jù)邏輯圖逐級(jí)寫出輸出的邏輯函數(shù)表達(dá)式。只要用與門、或門、非門來實(shí)現(xiàn)這三種運(yùn)算，就可以得到對(duì)應(yīng)的邏輯圖。2. 公式化簡法公式化簡法就是運(yùn)用邏輯代數(shù)的基本公式和常用公式進(jìn)行化簡。例如：2）吸收法利用A+AB=A(1+B)=A的公式，消去多余的項(xiàng)。例如：4）配項(xiàng)法利用，將它作為配項(xiàng)用，然后消去更多的項(xiàng)。例91：化簡邏輯函數(shù) 例92：化簡邏輯函數(shù) 3. 卡諾圖采用卡諾圖進(jìn)行化簡，可以快速、準(zhǔn)確地得出最簡表達(dá)式。這八個(gè)乘積項(xiàng)有著共同的特點(diǎn)：一是都只有三個(gè)因子；二是每一個(gè)變量都以原變量或者反變量的形式作為一個(gè)因子在乘積項(xiàng)中出現(xiàn)一次。為了方便起見，通常根據(jù)最小項(xiàng)中變量的兩種出現(xiàn)形式來對(duì)最小項(xiàng)進(jìn)行編號(hào)，用mi表示。也可將邏輯函數(shù)表示成最小項(xiàng)編號(hào)之和的形式，例如：=∑m（0，1，5，6）2）卡諾圖表示法所謂卡諾圖就是表示最小項(xiàng)相鄰關(guān)系的方塊圖。四變量卡諾圖的畫法見教材圖921所示。（2）卡諾圖上的任何一行（或列）的頭尾小方格也具有相鄰性。（1）兩個(gè)小方塊相鄰（包括處于一行或列的兩端）時(shí)，可以合并成一項(xiàng)，合并時(shí)只保留取值相同的變量，消去互為相反的變量，如圖所示。（3）若八個(gè)小方塊組成相鄰的兩行（或列），或組成始末的兩行（或列），則可以合并成一項(xiàng)，合并時(shí)，只保留取值相同的一個(gè)變量，而消去其它三個(gè)變量，如圖所示?？ㄖZ圖如圖所示。顯然，mmm1m13屬相鄰四項(xiàng)，可圈在一起，它們合并后得；mmm1m9屬同一列，可圈在一起，它們合并后得。只需將合并后的最簡項(xiàng)相加，就可得到化簡后的函數(shù)式：在卡諾圖中畫圈時(shí)，不能漏掉任何最小項(xiàng)，每一個(gè)圈應(yīng)盡量大，圈的個(gè)數(shù)應(yīng)盡量少，同一最小項(xiàng)可以多次被圈。第一項(xiàng)中缺變量A，應(yīng)乘以，也就是說，實(shí)際包含了（即m11和m3）兩個(gè)最小項(xiàng)；同理，包含了mmm1m13四個(gè)最小項(xiàng)；包含了mm5兩個(gè)最小項(xiàng)，包含了mm11兩個(gè)最小項(xiàng)，這樣就得到了如圖所示的卡諾圖。組合邏輯電路的輸出只與輸入有關(guān)。例如，分析下圖（a）所示的邏輯電路。再根據(jù)表達(dá)式列出真值表。當(dāng)A、B相同時(shí)，Z為1；A、B不同時(shí)，Z為0。因此常常將這種邏輯電路稱為同或門，其邏輯符號(hào)如上圖（b）所示。例如，要設(shè)計(jì)一個(gè)奇偶判斷器，它的邏輯功能是：在三個(gè)輸入端中，奇數(shù)個(gè)為高電平時(shí)，輸出也為高電平；否則，輸出為低電平。根據(jù)題意，列出真值表，見表所示。二. 編碼器把若干個(gè)0和1按一定的規(guī)律編排在一起，形成不同的代碼，就可以表示多個(gè)不同的信號(hào)，這個(gè)過程稱為編碼。1. 二進(jìn)制編碼器將一般的信號(hào)編成二進(jìn)制代碼的電路稱為二進(jìn)制編碼器。依次類推，用n位二進(jìn)制代碼，就可以表示2n個(gè)不同的信號(hào)。第一步：選擇輸入、輸出邏輯變量，繪制編碼框圖。輸入端為I0～I(xiàn)7，它們分別對(duì)應(yīng)八個(gè)十進(jìn)制數(shù)，輸出端為C、B、A，它們組成三位二進(jìn)制代碼CBA（注意，C為高位，A為低位）。編碼表是表示這八個(gè)十進(jìn)制數(shù)字和二進(jìn)制代碼之間對(duì)應(yīng)關(guān)系的表格。見教材表914和915第三步：寫出邏輯函數(shù)表達(dá)式，并畫出邏輯圖。由圖可以看出，I0不見了，這是因?yàn)楫?dāng)I1～I(xiàn)7均為低電平時(shí)，輸出為000，這恰好對(duì)應(yīng)I0為高電平時(shí)的編碼。二十進(jìn)制代碼也稱為BCD代碼，它用一組四位二進(jìn)制代碼來表示一位十進(jìn)制數(shù)字。目前，不管是二進(jìn)制編碼器還是二十進(jìn)制編碼器，均已集成化，例如，集成電路C304就是一塊二十進(jìn)制編碼器，能將0～9十個(gè)數(shù)字編成四位十進(jìn)制代碼。譯碼器的作用就是將代碼的原意“翻譯”出來。下面以三位二進(jìn)制譯碼器為例，來分析其功能及設(shè)計(jì)步驟。第一步：分析設(shè)計(jì)要求。它的輸入是三位二進(jìn)制代碼，共有八種不同的組合，因此它的輸出有八個(gè)信號(hào)。第二步：列真值表。三位二進(jìn)制譯碼器的真值表CBAI0I1I2I3I4I5I6I70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001第三步：寫出邏輯函數(shù)表達(dá)式，并畫出邏輯電路圖。加法器是計(jì)算機(jī)中最基本的運(yùn)算單元。因?yàn)槊恳粋€(gè)數(shù)有0和1兩種狀態(tài)，所以相加時(shí)有四種可能的情況，見表所示，其中Sn表示和，Cn表示進(jìn)位，An、Bn表示兩個(gè)加數(shù)。根據(jù)表可以寫出半加器輸出及進(jìn)位的邏輯函數(shù)表達(dá)式：其中“”代表半加，也就是異或運(yùn)算符。2. 全加器全加器不但考慮兩數(shù)相加，而且還考慮低位來的進(jìn)位相加問題。全加器的真值表如下，An、Bn表示兩個(gè)加數(shù)，Cn1表示來自低位的進(jìn)位，Sn表示相加后得到的和，Cn表示向高位發(fā)出的進(jìn)位。根據(jù)邏輯函數(shù)可畫出全加器的邏輯電路圖，如圖（a）所示。 時(shí)序邏輯電路時(shí)序邏輯電路是由組合邏輯電路和存儲(chǔ)電路兩個(gè)部分構(gòu)成的，時(shí)序邏輯電路的輸出不僅與輸入有關(guān)，而且還決定于電路的原來狀態(tài)。1. 基本RS觸發(fā)器1）電路結(jié)構(gòu)基本RS觸發(fā)器的邏輯電路圖及邏輯符號(hào)如下。2）邏輯功能分析基本RS觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，一個(gè)是門G1導(dǎo)通、門G2截止，輸出端Q=0，稱為觸發(fā)器的0態(tài)；另一個(gè)穩(wěn)定狀態(tài)是門G1截止，門G2導(dǎo)通，輸出端Q=1，稱為觸發(fā)器的1態(tài)。 基本RS觸發(fā)器狀態(tài)真值表QnQn+1備注1100保持狀態(tài)不變0101置1態(tài)1000置0態(tài)000不定不允許1111保持狀態(tài)不變0111置1態(tài)1010置0態(tài)001不定不允許由表可知，基本RS觸發(fā)器