【正文】 ，不能漏掉任何最小項(xiàng)，每一個(gè)圈應(yīng)盡量大，圈的個(gè)數(shù)應(yīng)盡量少，同一最小項(xiàng)可以多次被圈。卡諾圖如圖所示。（1）兩個(gè)小方塊相鄰（包括處于一行或列的兩端）時(shí)，可以合并成一項(xiàng)，合并時(shí)只保留取值相同的變量，消去互為相反的變量，如圖所示。四變量卡諾圖的畫(huà)法見(jiàn)教材圖921所示。為了方便起見(jiàn)，通常根據(jù)最小項(xiàng)中變量的兩種出現(xiàn)形式來(lái)對(duì)最小項(xiàng)進(jìn)行編號(hào)，用mi表示。例91：化簡(jiǎn)邏輯函數(shù) 例92：化簡(jiǎn)邏輯函數(shù) 3. 卡諾圖采用卡諾圖進(jìn)行化簡(jiǎn)，可以快速、準(zhǔn)確地得出最簡(jiǎn)表達(dá)式。例如：2）吸收法利用A+AB=A(1+B)=A的公式，消去多余的項(xiàng)。只要用與門(mén)、或門(mén)、非門(mén)來(lái)實(shí)現(xiàn)這三種運(yùn)算，就可以得到對(duì)應(yīng)的邏輯圖。舉一個(gè)例若已知真值表，要想得到函數(shù)表達(dá)式，只要把真值表中的函數(shù)值等于1的變量組合挑選出來(lái)，然后將變量值是1的寫(xiě)成原變量，是0的寫(xiě)成反變量，再把組合中各個(gè)變量相乘，最后把各個(gè)乘積項(xiàng)相加，就能得到相應(yīng)的函數(shù)表達(dá)式。”；“0”換成“1”，“1”換成“0”；原變量換成反變量，反變量換成原變量。(A+C)同一律：A+A=A，A(B+C) = AB)1=A01律：A+1=1，A3）邏輯非邏輯非的表達(dá)式為：邏輯非所代表的含義是：A=1時(shí)，Z=0；A=0時(shí)，Z=1，實(shí)現(xiàn)邏輯非的電路是非門(mén)電路。實(shí)現(xiàn)邏輯加的電路是或門(mén)電路。舉一個(gè)例2）八進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)只需將每一位八進(jìn)制數(shù)用一組等價(jià)的三位二進(jìn)制數(shù)來(lái)表示即可。小數(shù)部分連續(xù)乘以2，直至積為1，取整數(shù)作為二進(jìn)制數(shù)的小數(shù)。八進(jìn)制數(shù)共有八個(gè)數(shù)碼，即0～7，采用“逢八進(jìn)一”的計(jì)數(shù)規(guī)則。數(shù)制是計(jì)數(shù)體制的簡(jiǎn)稱，數(shù)制可分為十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制等種類(lèi)。當(dāng)EN=1時(shí)，電路處于與非門(mén)工作狀態(tài)，故稱高電平有效，此時(shí)的電路邏輯符號(hào)如圖（a）所示。 5. 三態(tài)輸出與非門(mén)三態(tài)輸出與非門(mén)的輸出端除了可以出現(xiàn)高電平、低電平外，還可以出現(xiàn)高阻狀態(tài)。異或門(mén)的邏輯表達(dá)式為：異或門(mén)的真值表見(jiàn)表所示。與或非門(mén)的邏輯符號(hào)如圖（b）所示。2）邏輯關(guān)系分析因VT2和VT7的輸出端是并聯(lián)在一起的，所以它們當(dāng)中任何一個(gè)導(dǎo)通，都可以使VT5飽和、VT4截止，輸出低電平?？梢?jiàn)，TTL與非門(mén)電路具有：有0出1，全1出0的邏輯功能。其中，VT3和VT4組成復(fù)合管，作為輸出管VT5的有源負(fù)載，以提高電路的帶負(fù)載能力。TTL門(mén)電路是一種由三極管構(gòu)成的門(mén)電路，這種電路的輸入端和輸出端都采用三極管結(jié)構(gòu)?；蚍情T(mén)電路的邏輯符號(hào)如圖（b）所示。與非門(mén)電路的邏輯符號(hào)如圖（b）所示邏輯關(guān)系：只有當(dāng)所有的輸入端均為高電平時(shí)，輸出才為低電平，只要輸入端有一個(gè)或幾個(gè)為低電平時(shí)，輸出就為高電平。圖（b）是非門(mén)的邏輯符號(hào)。邏輯關(guān)系：A、B只要有一個(gè)輸入端是高電平，輸出就為高電平，只有所有的輸入端均是低電位時(shí)，輸出才為低電位。真值表如下。利用下圖（a）、（b）、（c）可以分別說(shuō)明與、或、非三種邏輯關(guān)系。學(xué)習(xí)本章時(shí)，應(yīng)轉(zhuǎn)變思維方式，不能用模擬電路的分析方法來(lái)分析數(shù)字電路，也不能一味地使用波形分析法來(lái)分析數(shù)字電路。第9章 數(shù)字電路知識(shí)【學(xué)習(xí)要點(diǎn)】：本章先后講述門(mén)電路、邏輯代數(shù)、組合邏輯電路、時(shí)序邏輯電路、A/D變換器及D/A變換器的基本知識(shí)。在分析組合邏輯電路時(shí)，應(yīng)以邏輯代數(shù)為工具，自始至終將真值表、邏輯函數(shù)及邏輯圖結(jié)合在一起。1. 二極管與門(mén)電路下圖（a）是二極管與門(mén)電路，A、B為輸入信號(hào)，假定它們的低電平為0V，高電平為+3V，Z為輸出信號(hào)。 與門(mén)真值表ABZ111010100000邏輯表達(dá)式：Z=A或門(mén)電路的邏輯符號(hào)如圖（b）所示。邏輯關(guān)系：輸入高電平時(shí)，輸出為低電平；反之，輸入低電平時(shí)，輸出為高電平。表96為與非門(mén)的真值表。邏輯關(guān)系：輸入端只要有一個(gè)或幾個(gè)為高電平時(shí)，輸出就為低電平，只有當(dāng)輸入端全部為低電平時(shí)，輸出才為高電平。1. TTL與非門(mén)電路1）電路結(jié)構(gòu)下圖所示的電路是一個(gè)典型的TTL與非門(mén)電路，VT1是多發(fā)射極三極管，加到各輸入端的信號(hào)通過(guò)VT1的各個(gè)發(fā)射結(jié)實(shí)現(xiàn)與的作用。2）工作原理當(dāng)所有的輸入端都為高電平（）時(shí)，輸出為低電平。3）電路優(yōu)點(diǎn)TTL與非門(mén)電路具有三大優(yōu)點(diǎn)：一是電路的帶負(fù)載能力很強(qiáng)；二是電路的工作速度較高；三是工作可靠，且便于集成化。只有VTVT7同時(shí)截止，輸出才是高電平。與或非門(mén)電路的邏輯表達(dá)式為： 與或非門(mén)電路的邏輯功能可以總結(jié)為：一組全1出0，各組有0出1。異或門(mén)的邏輯功能可以總結(jié)為：相同出0，相異出1。三態(tài)與非門(mén)電路的結(jié)構(gòu)如圖（A）所示，A、B為輸入端，Z為輸出端，EN為控制端（或稱使能端）。當(dāng)EN=0時(shí)，電路處于與非門(mén)工作狀態(tài)，稱低電平有效，其邏輯符號(hào)如圖（b）所示。1. 十進(jìn)制十進(jìn)制數(shù)共有0、9十個(gè)數(shù)碼，在計(jì)數(shù)時(shí)，采用“逢十進(jìn)一”的規(guī)則。十六進(jìn)制數(shù)共有十六個(gè)數(shù)碼，即0～A、B、C、D、E、F，采用“逢十六進(jìn)一”的計(jì)數(shù)規(guī)則，例如，F(xiàn)+1=10。舉一個(gè)例4. 二進(jìn)制數(shù)與八進(jìn)制數(shù)之間的轉(zhuǎn)換1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)整數(shù)部分從低位開(kāi)始，每三位二進(jìn)制數(shù)分為一組，再將每一組用一位等價(jià)的八進(jìn)制數(shù)來(lái)代替。舉一個(gè)例5. 二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的轉(zhuǎn)換二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的轉(zhuǎn)換規(guī)則同二進(jìn)制數(shù)與八進(jìn)制數(shù)之間的轉(zhuǎn)換，只不過(guò)需要按四位一組進(jìn)行分組。2）邏輯乘邏輯乘的表達(dá)式為：Z=A ? B書(shū)寫(xiě)時(shí)，“?”可以省略。2. 邏輯函數(shù)邏輯函數(shù)是反映輸出和輸入之間邏輯關(guān)系的表達(dá)式。0=0互補(bǔ)律：交換律：A+B=B+A，AC = AB +AA=A反演律：否定律2）常用公式公式1 證明：公式2 證明：公式3 證明：公式4 公式5 公式6 4. 基本公式擴(kuò)展運(yùn)用的兩個(gè)規(guī)則1）代入規(guī)則在任何一個(gè)邏輯等式中，如果將等式兩邊所有出現(xiàn)某一變量的地方，都代之以一個(gè)函數(shù)Z，則等式仍然成立，這個(gè)規(guī)則叫作代入規(guī)則。那么所得到的邏輯函數(shù)表達(dá)式就是邏輯函數(shù)Z的反函數(shù)。舉一個(gè)例2. 邏輯圖與真值表、邏輯函數(shù)的轉(zhuǎn)換若已知邏輯圖，要得到真值表，可根據(jù)變量的各種取值，求出函數(shù)的對(duì)應(yīng)值，便可列出真值表。舉一個(gè)例三. 邏輯函數(shù)的化簡(jiǎn)1. 化簡(jiǎn)的必要性邏輯函數(shù)的化簡(jiǎn)是很重要的，它意味著可以用較少的元件實(shí)現(xiàn)同樣的邏輯功能，這樣既可節(jié)約元件，又可提高電路的可靠性。例如：3）消去法利用的公式，消去多余的因子。1）最小項(xiàng)的概念設(shè)A、B、C是三個(gè)邏輯變量，由這三個(gè)變量可構(gòu)成八個(gè)乘積項(xiàng)：、。例如，的編號(hào)為m6?？ㄖZ圖具有如下一些特點(diǎn)：（1）形象地表達(dá)了最小項(xiàng)之間的相鄰性，所謂相鄰性是指兩個(gè)最小項(xiàng)之間只有一個(gè)變量互為相反變量，其余變量均相同。（2）相鄰的四個(gè)小方塊、一行（列）、處于兩行（列）的始末端、或處于四角的四個(gè)項(xiàng)可合并成一項(xiàng)，合并時(shí)，只保留取值相同的變量 ，如圖所示。第二步：合并最小項(xiàng)按照合并最小項(xiàng)的方法，把可以合并的相鄰項(xiàng)分別圈起來(lái)。