【正文】 用同一個邏輯函數(shù)替代，等式仍然成立?！睋Q成 “+”，“+”換成“變換時注意：(1) 不能改變原來的運算順序。 (三) 對偶規(guī)則 對任一個邏輯函數(shù)式 Y，將“”，“0”換成“1”，“1”換成“0”，則得到原邏輯函數(shù)式的對偶式 Y 162。 變換時注意：(1) 變量不改變 (2) 不能改變原來的運算順序應用對偶規(guī)則可將基本公式和定律擴展。理解卡諾圖的意義和構成原則。 掌握無關項的含義及其在卡諾圖化簡法中的應用。先圈小再圈大，圈越大越是好；1 方格可重復圈，但須每圈有新 1；每個“1”格須圈到，孤立項也不能掉同一列最上邊和最下邊循環(huán)相鄰，可畫圈； 同一行最左邊和最右邊循環(huán)相鄰，可畫圈；四個角上的 1 方格也循環(huán)相鄰，可畫圈。 由于UCE(Sat) 187。 IC(Sat) =第 4 章　組合邏輯電路 主要要求：組合邏輯電路的分析和設計方法編碼器譯碼器數(shù)據(jù)選擇器與數(shù)據(jù)分配器加法器和數(shù)值比較器組合邏輯電路中的競爭冒險8 線 – 3 線編碼器熟悉83編碼器的工作原理及使用8 個譯碼輸出端低電平有效。二、數(shù)據(jù)選擇器的邏輯功能及其使用 1. 　8 選 1 數(shù)據(jù)選擇器 CT74LS151 8 路數(shù)據(jù)輸入端地址信號輸入端使能端，低電平有效全加器：Full Adder，簡稱FA。消除冒險的方法：1. 加封鎖脈沖2. 加選通脈沖3. 修改邏輯設計4. 接入濾波電容：由于尖峰干擾脈沖的寬度很窄，在可能產(chǎn)生尖峰干擾脈沖的門電路輸出端與地之間接入一個容量為幾十皮法的電容就可吸收掉尖峰干擾脈沖。觸發(fā)器工作時，應保證異步端接非有效電平。邊沿觸發(fā)器的邏輯功能和特性方程只在時鐘的上升沿(或下降沿)成立。（2)比較上述特性方程，得出給定觸發(fā)器中輸入信號的接法。3. D JK JKJKJK已有 Qn+1 = D欲得 Qn+1 = Qn已有 Qn+1 = D欲得Qn+1 = JQn + KQn因此，令4. D T5 D T′已有 Qn+1 = D 欲得Qn+1 = 因此，令D = Qn因此，令D =CPC11DCPC11DTCPJC11DK第 6章　時序邏輯電路 一、同步時序邏輯電路的分析方法 基本步驟： 1. 根據(jù)給定的電路，寫出它的輸出方程和驅動方程，并求狀態(tài)方程。 3. 分析邏輯功能4. 畫狀態(tài)轉換圖和時序圖。一、同步時序邏輯電路的設計方法1. 根據(jù)設計要求，設定狀態(tài)，畫出狀態(tài)轉換圖2. 狀態(tài)化簡3. 狀態(tài)分配，列出狀態(tài)轉換編碼表4. 選擇觸發(fā)器的類型，求出狀態(tài)方程、驅動方程、　 輸出方程5. 根據(jù)驅動方程和輸出方程畫邏輯圖6. 檢查電路有無自啟動能力第 7 章數(shù)模和模數(shù)轉換器 A/D 轉換器 主要要求：1：了解模數(shù)轉換的基本原理。3：了解 A/D 轉換器的主要參數(shù)。 3：了解常用 D/A 轉換器的類型和主要參數(shù)。 了解 RAM 和 ROM 的異同。 第 9 章　可編程邏輯器件了解PAL PLA FPGA GAL等的特點 北京郵電大學電子電路（802）模擬試題（一） 模擬部份一：判斷題（每小題2分，共10分）（1）在N型半導體中如果摻入足夠量的三價元素，可將其改型為P型半導體。（ ）（3）PN結在無光照、無外加電壓時，結電流為零。（ ）（5） 在正弦波振蕩電路中，若電路結構和參數(shù)已經(jīng)給定，并可以穩(wěn)定的產(chǎn)生正弦振蕩，則其振蕩頻率是唯一的。 A．無信號源 B．無反饋通路 C．無電源 D．無負載 而所謂閉環(huán)是指 。 A．輸入電阻增大 B．輸出量增大 C．凈輸入量增大 D．凈輸入量減?。?）直流負反饋是指 。 A．阻容耦合放大電路中所引入的負反饋 B．只有放大交流信號時才有的負反饋 C．在交流通路中的負反饋（5）為了避免50Hz電網(wǎng)電壓的干擾進入放大器，應選用 濾波電路。（7）為了獲得輸入電壓中的低頻信號，應選用 濾波電路 。A 同 相 端 和 反 相 端的 輸 入 電 流 相 等 而 相 位 相 反B 運 放 的 差 模 輸 入 電 阻 接 近 無 窮 大C 運 放 的 開 環(huán) 電 壓 放 大 倍 數(shù) 接 近 無 窮 大(9)在 運 算 放 大 器 電 路 中， 引 入 深 度 負 反 饋 的 目 的 之 一 是 使 運 放 ( )。 （1）寫出Vo與ViVi2和Vi3之間的關系式；（2）寫出當電路中的電阻R1=R2=R3=R4=R5=R6=R時，輸出電壓Vo的表達式。、或、非門電路構成的邏輯電路一定是組合邏輯電路。，可直接接地或通過任意阻值的電阻接地.，實現(xiàn)“線或”功能。）1．若輸入AB均為1時，輸出F＝0，否則輸出F＝1，輸入和輸出之間的邏輯關系為：（ ）。其輸入端低電平的輸入最大電流為1mA(流出輸入端)，(流入輸入端)，該門電路的扇出系數(shù)為：（）(A) 40 (B) 4 (C)20 (D) 26．十進制數(shù)58對應的等值二進制數(shù)是()（A）(101011)2（B）(111010)2 （C）(110011)2（D）(100010)27．用以下( )電路構成模8 計數(shù)器時，實現(xiàn)脈沖分配器的譯碼電路最簡單?(A)同步計數(shù)器(B)異步計數(shù)器(C)環(huán)形計數(shù)器(D)扭環(huán)形計數(shù)器三．組合邏輯分析設計（10分）邏輯電路見圖31，輸入變量為A、B、C、D（包括反變量），輸出端為F。（2）采用卡諾圖法簡化該電路，寫出最簡與或表達式。四．中規(guī)模組合邏輯設計（15分）試用八選一數(shù)據(jù)選擇器實現(xiàn)表51所示的邏輯功能。數(shù)據(jù)選擇器的輸出邏輯函數(shù)式為：要求完成：（1）在給出的真值表中填入輸出值（表52）；（2）在圖51所示片腳圖上標明D0－D7的輸入信號。（3）能否自啟動？（4）作為序列信號發(fā)生器時，從Q2輸出的信號序列是什么？（設初始狀態(tài)為000）六．中規(guī)模時序邏輯設計（10 分）74LS561 為四位二進制同步加法計數(shù)器。其中OC 為輸出高阻控制端， RCO為與時鐘同步的進位輸出，進入1111 狀態(tài)后由RCO端輸出負脈沖。北京郵電大學電子電路（802）模擬試題（二） 模擬部份一、填空題（共15分，）1．電子技術分為模擬電子技術和數(shù)字電子技術兩大部分，其中研究在平滑、連續(xù)變化的電壓或電流信號下工作的電子電路及其技術，稱為【1】電子技術。PN具有【3】特性。4．為了保證三極管工作在放大區(qū)，要求：①發(fā)射結【6】偏置，集電結【7】偏置。5．放大器級間耦合方式主要有阻容（RC）耦合、直接耦合和【9】耦合三大類。7．場效應管是【15】器件，只依靠【16】導電。9．將交流電變換成脈動直流電的電路稱為整流電路；半波整流電路輸出的直流電壓平均值等于輸入的交流電壓（即變壓器副邊電壓）有效值的【18】倍；全波整流電路輸出的直流電壓平均值等于輸入的交流電壓（即變壓器副邊電壓）有效值的【19】倍。(1分)11．為了分別達到下列要求，應引人何種類型的反饋：①降低電路對信號源索取的電流：【21】。③穩(wěn)定輸出電流：【23】。13．某負反饋放大電路的開環(huán)放大倍數(shù)Ａ=100000，反饋系數(shù)Ｆ＝，則閉環(huán)放大倍數(shù) 【25】。15．乙類功放的主要優(yōu)點是【28】，但出現(xiàn)交越失真，克服交越失真的方法是【29】。A)3價元素；　　　B)4價元素；　　　 C)5價元素；　　 D)6價元素。A)減小；　　　　 B)增大； C)不變； D)變?yōu)榱?。A)管子類型； B)gm； C)偏置電路； D)VGS。A)1＋AF倍； B)1/(1＋AF)倍； C)1/F倍； D)1/AF倍。A)反相輸入端為虛地； B)輸入電阻大；C)電流并聯(lián)負反饋； D)電壓串聯(lián)負反饋。A)為1/3時； B)為3時； C)＞3； D)＞1/3。A)； B)； C)20V ； D)。A)低通濾波器； B)高通濾波器； C)帶通濾波器； D)帶阻濾波器。 A)放大倍數(shù)越穩(wěn)定； B)交流放大倍數(shù)越大； C)抑制溫漂能力越強； D)輸入信號中的差模成分越大。在負載開路的條件下，測得A放大器的輸出電壓小，這說明A的（ ）。三、簡答題（1小題4分，2小題6分，共10分）1．簡述影響放大電路頻率特性的主要因素。四、分析題（每小題10分，共20分）1．由運放組成的電路如圖4－1所示，要求：（1）指出電路的反饋組態(tài)；（2）指出該組態(tài)對輸入電阻和輸出電阻的影響； （3）求出引入反饋后電壓放大倍數(shù) 的表達式。2．電路如圖4－2（a）所示，圖4－2（b）為輸入的波形，（1）分析電路功能（即AA2各構成什么電路），其中AA2是運算放大器；（2）寫出與的關系式，畫出及端相應的波形。合理連線，構成5V的直流電源。(2)，一個4 位扭環(huán)形計數(shù)器， 設初態(tài)Q3Q2Q1Q0＝0001， 則經(jīng)過4 個脈沖后，輸出Q3Q2Q1Q0＝_______(3)，對于N 位環(huán)形計數(shù)器，其不使用的狀態(tài)為________.(4)，若M 序列發(fā)生器的反饋函數(shù)為Q2⊕Q1，（其中M=7，觸發(fā)器反饋輸入端為Q0），產(chǎn)生的序列為___