數(shù)字頻率計(jì)——eda課程設(shè)計(jì)說(shuō)明-在線瀏覽
2025-05-30 06:51本頁(yè)面
【正文】 6倍的分頻，時(shí)鐘程序封裝如圖25所示：圖25 時(shí)鐘程序封裝圖圖中輸入信號(hào)clki為系統(tǒng)時(shí)鐘頻率，clko為輸出信號(hào)，作為計(jì)數(shù)程序的基準(zhǔn)時(shí)鐘。此部分為計(jì)數(shù)部分輸入時(shí)鐘信號(hào)，作為頻率測(cè)量的基準(zhǔn)信號(hào)。因?yàn)橄到y(tǒng)輸入時(shí)鐘頻率選為8Hz。需要說(shuō)明的是，此處所得到的測(cè)量結(jié)果為頻率計(jì)選擇檔位后的值，即輸出的頻率需要乘以檔位，最終所得到數(shù)據(jù)才為所測(cè)量方波的頻率值。由于要求不能數(shù)碼顯示不能有變化的過(guò)程。輸出信號(hào)g5為超量程警告，q為計(jì)數(shù)得到頻率數(shù)值。此時(shí)為超量程，數(shù)碼管顯示值為錯(cuò)誤量。fb為頻率為100MHz，可以看出，fb為clk頻率的500倍，由于只有當(dāng)clk為高電平時(shí)計(jì)數(shù)，所以得到計(jì)數(shù)結(jié)果q值為此仿真圖中并未顯示超過(guò)量程現(xiàn)象，此功能將在后續(xù)說(shuō)明。該部分程序中也包括系統(tǒng)復(fù)位功能的實(shí)現(xiàn)。首先將輸入整形數(shù)據(jù)qi除以a，即1000，得到所得數(shù)據(jù)即為千位數(shù)值x1，令qi減去x1乘以1000，極為qi中除去千位后剩余的三位數(shù)值，同理繼續(xù)進(jìn)行算法，則能得到百位，十位，個(gè)位的數(shù)值，即將輸入的整型數(shù)據(jù)qi轉(zhuǎn)換成BCD碼完成。用四個(gè)數(shù)碼管分別表示千位，百位，十位，個(gè)位，再乘以相應(yīng)檔位，即可得到頻率計(jì)的測(cè)量數(shù)值如圖29所示：圖 29 頻率計(jì)程序封裝圖封裝圖中qi為經(jīng)過(guò)分頻后的方波計(jì)數(shù)得到的數(shù)據(jù)，為0～9999范圍內(nèi)的整型數(shù)據(jù)，dddd4為四位BCD碼，分別表示十進(jìn)制數(shù)的千位、百位、十位、個(gè)位的數(shù)值。 BCD碼程序仿真程序仿真圖如下圖210所示：圖210 BCD碼程序仿真圖程序仿真前輸入信號(hào)qi值分別設(shè)置了9999，8649，4561三個(gè)值，并設(shè)置兩個(gè)rst的正脈沖。同樣，當(dāng)qi值為4561時(shí)，四位BCD，碼顯示4，5，6，1，其中當(dāng)rst出現(xiàn)一個(gè)正脈沖時(shí)，d1，d2，d3，d4再次置零，當(dāng)rst恢復(fù)低電平時(shí)，繼續(xù)顯示4，5，6，1。然后進(jìn)行編譯，仿真。圖212為頂層文件仿真圖。頂層文件程序仿真前，預(yù)測(cè)試方波頻率值設(shè)定為100MHz，由圖中可已看出，此時(shí)頻率計(jì)使用k3檔進(jìn)行測(cè)試，所得到的數(shù)據(jù)為16，該數(shù)據(jù)再乘以100得到的最后值1600才為仿真欲要得到的數(shù)據(jù)。仿真時(shí)設(shè)定了復(fù)位參數(shù)，由圖中可看出當(dāng)復(fù)位信號(hào)rst為高電平時(shí)，所有的輸出都會(huì)置零或變?yōu)榈碗娖?，可?shí)現(xiàn)總體復(fù)位功能。圖212 頂層文件程序仿真圖圖213 測(cè)量超量程仿真由于頻率計(jì)設(shè)計(jì)包括了四個(gè)檔位，其中乘1檔測(cè)試頻率范圍為1Hz～9999Hz，乘10檔測(cè)試頻率范圍為10Hz～99990Hz，乘100檔測(cè)試頻率范圍為100Hz～999900Hz，乘1000檔測(cè)試頻率范圍為1000Hz～9999000Hz，所以相對(duì)應(yīng)的檔位，預(yù)測(cè)試的頻率一旦超過(guò)量程就會(huì)出現(xiàn)錯(cuò)誤顯示。 簡(jiǎn)易頻率計(jì)硬件顯示頂層文件編譯仿真完成后要對(duì)頂層文件程序中各個(gè)輸入輸出信號(hào)進(jìn)行引腳鎖定，值得說(shuō)明的是，硬件試驗(yàn)箱選用模式5方式，其中數(shù)碼管自帶譯碼功能。具體引腳鎖定如下圖214中所示。3 總結(jié)本次EDA課程設(shè)計(jì)題目為簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)，實(shí)現(xiàn)對(duì)于1Hz～10MHz頻率范圍的方波頻率進(jìn)行測(cè)量，并在四位數(shù)碼管上顯示。此次課設(shè)需要用硬件描述語(yǔ)言（VHDL）編寫程序，并在Quartus II軟件平臺(tái)上進(jìn)行程序的編譯和仿真，鎖定引腳并下載到可編程邏輯器件（試驗(yàn)箱）中，進(jìn)行硬件的測(cè)試。程序的編寫我們采用元件例化的形式，經(jīng)過(guò)思考和相互間的分析討論，將整個(gè)系統(tǒng)劃分五個(gè)功能模塊，彼此配合進(jìn)行五個(gè)功能模塊設(shè)計(jì)和程序的編寫。經(jīng)歷兩周時(shí)間的不懈努力和隊(duì)友之間愈加默契的配合，我們終于完成預(yù)定的目的，完成整個(gè)簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)。EDA技術(shù)對(duì)于我們電子信息工程專業(yè)的學(xué)生來(lái)說(shuō)是一本很重要的專業(yè)技術(shù)課程，EDA技術(shù)極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度，是一門實(shí)際應(yīng)用很廣泛的技術(shù)。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA的應(yīng)用。例如在飛機(jī)制造過(guò)程中，從設(shè)計(jì)、性能測(cè)試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。參考文獻(xiàn)[1] ：西安電子科技大學(xué)出版社,2001[2] ?實(shí)驗(yàn)?：華中科技大學(xué)出版社,2000[3] ：河海大學(xué)出版社,2005[4] ,科學(xué)出版社,2004[5] ：東南大學(xué)出版社,2006[6] 趙明富,北京大學(xué)出版社,2007[7] 劉婷婷,（EDA）.北京師范大學(xué)出版社,2007[8] ：東南大學(xué)出版社,2004附錄頂層文件程序library ieee。use 。 k1,k2,k3,k4:in std_logic。 d1,d2,d3,d4:out std_logic_vector(3 downto 0))。architecture bhv of plj issignal h0,h1,h2,h3:std_logic。signal p0:integer range 0 to 10000。 ao,bo,co,do:buffer std_logic)。ponent wx isport(ai,bi,ci
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1