【正文】 數(shù)器，它具有特種功能，如可逆計數(shù)器、予置計數(shù)器、差值計數(shù)器、倒數(shù)計數(shù)器等，用于工業(yè)和白控技術(shù)等方面。 單片機自問世以來，性能不斷提高和完善，其資源又能滿足很多應(yīng)用場合的需要，加之單片機具有集成度高、功能強、速度快、體積小、功耗低、使用方便、價格低廉等特點，因此，在工業(yè)控制、智能儀器儀表、數(shù)據(jù)采集和處理、通信系統(tǒng)、高級計算器、家用電器等領(lǐng)域的應(yīng)用日益廣泛，并且正在逐步取代現(xiàn)有的多片微機應(yīng)用系統(tǒng)。特別是當(dāng)前用 CMOS 工藝制成的各種單片機，由于功耗低，使用的溫度范圍大，抗干擾能力強、能滿足一些特殊要求的應(yīng)用場合，更加擴大了單片機的應(yīng)用范圍，也進一步促使單片機性能的發(fā)展。通常情況下計算每秒內(nèi)待測信號的脈沖個數(shù)，此時我們稱閘門時間為 1秒。閘門時間越長，得到的頻率值就越準(zhǔn)確，但閘門時間越長則沒測一次頻率的間隔就越長。本文數(shù)字頻率計是用數(shù)字顯示被測信號頻率的儀器，被測信號可以是正弦波，方波或其它周期性變化的信號。因此，數(shù)字頻率計是一種應(yīng)用很廣泛的儀器 電子系統(tǒng)非常廣泛的應(yīng)用領(lǐng)域內(nèi)，到處可見到處理離散信息的數(shù)字電路。 集成電路的類型很多，從大的方面可以分為模擬電路和數(shù)字集成電路 2大類。一般說來，數(shù)字系統(tǒng)中運行的電信號，其大小往往并不改變，但在實踐分布上卻有著嚴(yán)格的要求，這是數(shù)字電路的一個特點。直接廁靈法的結(jié)構(gòu)框圖如圖 所示。 1 個字的量化誤差 ② 對時間 t 的準(zhǔn)確把握，主要包括準(zhǔn)時鐘的時間準(zhǔn)確性、整形電路、分頻電路以及技術(shù)時間控制閘門的開關(guān)速度等因素。 （ |1/N| + |G| ） =177。 被測信號 測量結(jié)果 放大整形 計 數(shù) 分 頻 標(biāo)準(zhǔn)時鐘 數(shù)字頻率計 7 第二章 任務(wù)要求 設(shè)計一個計數(shù)式頻率計，其頻率測量范圍為 10Hz～ 10MHz，測量結(jié)果用 6只數(shù)碼管顯示。有一個按鈕開關(guān)用來使頻率計復(fù)位。下圖顯示了該頻率計前面板的基本排布構(gòu)想。首先將系統(tǒng)分成七個模塊來分別設(shè)計仿真。 ● 分頻模塊 fdiv：將標(biāo)準(zhǔn)時鐘分頻，得到計數(shù)以及動態(tài)顯示所需的時鐘。 ● 多路選擇模塊 data_mux：根據(jù)動態(tài)選擇信號，選擇相應(yīng)的需要顯示的計數(shù)值 數(shù)字頻率計 9 ● 動態(tài)為選擇模塊 dispselevt：輸出動態(tài)顯示中的位選信號 ● BCD 譯碼模塊 dispdenoder：將 BCD 碼譯成數(shù)碼管的顯示數(shù)據(jù) 計數(shù)模塊 counter 該模塊主要完成對被測信號經(jīng)過放大整形后輸入到可編程邏輯器件的 F_IN信號是現(xiàn)在一定的時間下的計數(shù)，采用六個異步 BCD 碼十進制計數(shù)器來實現(xiàn) 0～ 999999 范圍的計數(shù)，而加入了一個復(fù)位信號，當(dāng)復(fù)位信號到來時，全部輸出為 0，并輸出一個 led 來指示閥門信號的選擇值。 計數(shù)模塊的結(jié)構(gòu)框圖如圖 所示。 output [3:0] Q5,Q4,Q3,Q2,Q1,Q0。input EN。 input reset。 reg Q6。 數(shù)字頻率計 10 always (posedge F_IN or negedge reset) if(!reset) begin Q0 = 439。Q1 = 439。Q2 = 439。Q3 = 439。 Q4 = 439。Q5 = 439。Q6 = 139。 end else begin if((EN == 139。amp。b1001)) begin Q0 = Q0 + 439。led = 139。 end else begin Q0 = 439。 if((EN == 139。amp。b1001)) begin Q1 = Q1 + 439。 led = 139。 end else begin Q1 = 439。 if((EN == 139。amp。b1001)) begin Q2 = Q2 + 439。 led = 139。 end else begin Q2 = 439。 if((EN == 139。amp。b1001)) begin Q3 = Q3 + 439。 led = 139。 end else begin Q3 = 439。if((EN == 139。amp。b1001)) begin Q4 = Q4 + 439。 led = 139。 end else begin Q4 = 439。 if((EN == 139。amp。b1001)) begin Q5 = Q5 + 439。 led = 139。 end else begin Q5 = 439。led = 139。 if((EN == 139。amp。b1001)amp。(Q0 == 439。amp。b1001)amp。(Q2 == 439。amp。b1001)amp。(Q4 == 439。amp。b1001)) begin Q6 = Q6 + 439。 end else Q6 = 439。 end end end end 數(shù)字頻率計 11 end end end endmodule 該模塊定義輸入 端口如下： ● EN：異步 BCD碼十進制計數(shù)器的全局使能信號 ● reset：異步 BCD 碼十進制計數(shù)器復(fù)位信號 ● F_IN：被測信號經(jīng)過放大與整形處理后的信號 該模塊定義輸出端口如下： ● led：閥門選擇信號燈，閃爍頻率等于現(xiàn)在選擇的閘門值 。生成的模塊如下： 實現(xiàn)的源程序如下： module gate_control(SW0,SW1,SW2,f1hz,f10hz,f100hz,Latch_EN,Counter_EN,dp_s1hz,dp_s10hz,dp_s100hz)。 output Counter_EN。 input SW0,SW1,SW2。 reg dp_s1hz,dp_s10hz,dp_s100hz。 reg wire_1。 initial begin fref = 139。 wire_1 = 139。 wire_2 = 139。b1) begin fref = f100hz。b001。b1) begin fref = f10hz 。b010。b1) begin fref = f1hz。b100。 end assign Counter_EN = wire_1。 wire_2。 分頻模塊的結(jié)構(gòu)框圖如圖 所示。 output f1hz,f10hz,f100hz,f1khz。 reg f1hz,f10hz,f100hz,f1khz。 always (posedge clk) begin if(t147999) begin f1khz = 139。 t1 = t1 + 1。b1。 end end always (posedge f1khz) begin if(t2 9) begin f100hz = 139。 t2 = t2 + 1。b1。 end end always (posedge f100hz) begin if(t39) 數(shù)字頻率計 15 begin f10hz = 139。 t3 = t3 + 1。b1。 end end always (posedge f10hz) begin if(t49) begin f1hz = 139。t4 = t4 + 1。b1。 end end endmodule 該模塊定義輸入端口如下： ● clk：全局系統(tǒng)時鐘信號 該模塊定義輸出端口如下： ● f1hz：輸出 1Hz 的時鐘信號 ● f10hz：輸出 1Hz 的時鐘信號 ● f1khz：輸出 1Hz 的時鐘信號 經(jīng)過 ModelSim SE 仿真圖像如下： 寄存器模塊 flip_latch 寄存器模塊實現(xiàn)每一個測量頻率時，計數(shù)器計算值的暫時存儲。 該模塊的結(jié)構(gòu)圖如下圖所示： 數(shù)字頻率計 16