數(shù)電試題庫試卷1-在線瀏覽
2025-05-12 03:09本頁面
【正文】 A. 接地 B. 懸空 C. 通過電阻接電源 D. 以上都可12. 當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為( B ) 13. 在下列電路中,只有( C )屬于組合邏輯電路.A. 觸發(fā)器 B. 計數(shù)器 .14. 數(shù)碼管的每個顯示線段是由( B )構(gòu)成的. .15．邏輯函數(shù)F=A⊕B和G=A⊙B滿足關(guān)系（ A ）。 B. F=G180。=G180。A. 與門 B. 或門C. 非門 D. 與非門17． 邏輯函數(shù)F(A,B,C)=∑m(1,2,3,6)。A．m2+m3 B． 1 C． A180。 19． 將D觸發(fā)器改造成T觸發(fā)器，圖1所示電路中的虛線框內(nèi)應(yīng)是（D ）。 D. 1. ()10=( )162. 寫出函數(shù)F=A+(BC180。) 180。=A180。+(AD) 180。4. 對共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用__低_____電平驅(qū)動的七段顯示譯碼器。7. 一個時序電路，在時鐘作用下,狀態(tài)變化是000010011001101110010011001101110010011….，作為計數(shù)器，為_5______進(jìn)制計數(shù)器,還有___2___個偏離狀態(tài)。9. 在2564位RAM中，每個地址有__4_____個存儲單元。 2．與函數(shù)相等的表達(dá)式為（ C ）。A. 輸入電壓與輸入電壓之間的關(guān)系數(shù)B. 輸出電壓與輸入電流之間的關(guān)系數(shù)C. 輸出端帶同類門的個數(shù)D. 輸入端數(shù)4． TTL與非門多余端的處理,不能將它們( D )。 6．為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（ A ）。 B. K=D，J=D180。7．同步時序電路和異步時序電路的差異在于后者( B ) 8．四級移位寄存器,現(xiàn)態(tài)為0111，經(jīng)右移一位后其次態(tài)為（A ）。A. 施密特觸發(fā)器 C. 多諧振蕩器 10．要構(gòu)成容量為1K8的RAM，需要（ A ）片容量為2564的RAM。2．和二進(jìn)制數(shù)（）2等值的十進(jìn)制數(shù)為 。4．邏輯函數(shù)式A⊕0的值為 A 。 6. 組合邏輯電路的特點是 任何時刻的輸出只由當(dāng)時的輸入決定，與電路的其它狀態(tài)無關(guān) 。8．D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)是轉(zhuǎn)換精度和 轉(zhuǎn)換速度 。 (a)加、減運算 (b)乘、除運算 (c)與、或、非運算 (d)優(yōu)先級運算2．若兩個邏輯式相等，則它們的對偶式（ D ）。 (a) 0 (b)1 (c)原變量 (d)反變量4．三態(tài)門電路的輸出可以為高電平、低電平及（C ）。 (a)加法計數(shù)器 (b)減法計數(shù)器 (c)可逆計數(shù)器 (d)加/減計數(shù)器一、 填空題（每空1分，共20分）：1．尋址容量為2K8的RAM需要 11 根地址線。（用8位二進(jìn)制表示）3．圖（1）為8線3線優(yōu)先編碼器，優(yōu)先權(quán)最高的是 ，當(dāng)同時輸入、時，輸出= 100 。5．Y=：在 B=C=1 條件下，可能存在 0 型冒險。8．對n個變量來說，最小項共有 2^N 個；所有的最小項之和恒為 1 。10．已知施密特觸發(fā)器的電壓傳輸特性曲線如圖（2）所示： 圖（1） 圖（2）則該施密特觸發(fā)器的UT+= 7V 、UT= 3V 、ΔUT= 4V ；是 同相 （同相還是反相）施密特觸發(fā)器。（ 1 ）轉(zhuǎn)換精度和轉(zhuǎn)換速度是衡量ADC和DAC性能優(yōu)劣的主要標(biāo)志。（ 1 ）優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼。（ 1 ）施密特觸發(fā)器的回差越大，電路的抗干擾能力超強，但電路的觸發(fā)靈敏度將越低。（ 0 ）若TTL門電路和CMOS門電路的電源電壓都為5V，則它們的輸出電壓幅度也相等。（ 0 ）單穩(wěn)態(tài)觸發(fā)器的分辨時間Td，由外加觸發(fā)脈沖決定。（1）J=K=0 （2）J=0、K=1 （3）J=K=0 （4）J=K=12．有一組合邏輯電路，包含7個輸入變量，7個輸出函數(shù)，用一個PROM實現(xiàn)時應(yīng)采用的規(guī)格是（ 3 ）。8 (2) 256180。8 (4) 1024180。（1）18kHz （2）9kHz （3）6kHz （4）4kHz 4．要構(gòu)成容量為1K8的RAM，需要（ 2 ）片容量為2564的RAM。（1）400Hz （2） （3）2KHz （4）6KHz 6．N個觸發(fā)器可以構(gòu)成能寄存（ 2 ）位二進(jìn)制數(shù)碼的寄存器。（1）3 （2）4 （3）5 （4）68．若接通電源后能自動產(chǎn)生周期性的矩形脈沖信號，則可選擇（ 3 ）。（1）0100 （2）0101 （3）0110 （4）0111 10．正邏輯的“0”表示（4 ）。4．用CMOS門電路驅(qū)動TTL門電路必須考慮 電流是否匹配 問題。6．（+35）10的反碼為 00100011 ；（35）10的補碼為 11011101 。10．已知施密特觸發(fā)器的電壓傳輸特性曲線如圖（2）所示： 圖（1） 圖（2）則該施密特觸發(fā)器的UT+= 6V 、UT= 2V 、ΔUT=
公司管理相關(guān)推薦
鄂ICP備17016276號-1