[工程科技]邏輯門電路-在線瀏覽
2025-04-07 02:33本頁面
【正文】 截止 導通 “1” 傳輸特性： 為了降低反相器的功率損耗，應盡量避免輸入信號長時間停留在高、低電平之間。兩個 MOS管均導通， AB相當接通，導通電阻在 10Ω 以內。兩個 MOS管均截止， AB相當斷開。 0 0 截止 截止 導通 導通 1 1 1 0 39。 異或門電路結構和工作原理 邏輯符號 0 1 0 0 1 1 1 0 0 0 1 1 0 0 0 1 1 1 0 1 1 1 0 0 BAY ??異或非（同或）門電路結構和工作原理 邏輯符號 39。 2. 漏極開路輸出的與非門（ OD門） 邏輯符號 電路結構 電路特點 它的一個特有功能是可以將它們的輸出端直接相連，實現(xiàn)輸出信號之間的邏輯與運算（“線與”）。39。21 )()()( CDABCDABYYY ????? 在使用這種門電路時必需外接一個上拉電阻 RP，其值應遠小于 T1或 T2的截止電阻 ROFF，而又遠大于T1和 T2的導通電阻 RON，以保證輸出的高低電平分別為 VOH=VDD、 VOL=0。 為保證輸出為高電平， RP上的壓降不能太大，即 RP阻值不能太大。 為保證輸出為低電平， IL不能太大，即 RP阻值不能太小。 已知 VDD=5V， OD門 G1～ G3輸出端 MOS管截止時漏電流IOH=5uA，導通時允許輸入最大負載電流 IOL(max) =4mA。要求輸出高、低電平滿足 VOH≥， VOL≤。 利用漏極開路輸出門接成總線結構 將三個漏極開路的與非門接到同一條總線上。 漏極開路的輸出門換可以很方便的實現(xiàn)電平轉移。 CMOS電路的靜電防護和鎖定效應 由于 MOS管 的 SiO2層極?。s 40～ 100nm范圍），所以當柵極上積累一定數(shù)量的電荷后，將形成很強的電場將氧化層擊穿，造成器件損壞。 鎖定效應 當 CMOS電路的輸入或輸出端出現(xiàn)瞬時高壓（高于電源電壓 VDD）時，有可能使電路進入這樣一種狀態(tài)， 即電源至公共端之間有很大的電流流過，輸入端失去控制作用。 CMOS門電路電氣特性和參數(shù) 1. 直流電氣特性和參數(shù) ⑴ 輸入高電平 VIH 和輸入低電平 VIL 在保證輸出電平基本不變的情況下，允許輸入高、低電平有一定范圍變化。 ⑵ 輸出高電平 VOH 和輸出低電平 VOL VOH和 VOL同樣也各有一個允許的數(shù)值范圍，同樣也給出輸出高電平的最小值 VOH(min)和輸出低電平的最大值 VOL(max) 。 高電平噪聲容限 低電平噪聲容限 ( m in )( m in ) IHOHNH VVV ??( m a x )( m a x ) OLILNL VVV ??如圖可求出： VNH== VNL== ⑷ 高電平輸入電流 和低電平輸入電流 VOL 無論輸入電壓是高電平 (VDD)還是低電（ 0V），保護二極管都不導通，因此輸入電流很小，一般都在 1μ A以下。 輸入端懸空狀態(tài)下，柵極上會造成電荷積累，使柵極擊穿，為此，多余的柵極應正確處理。 當帶負載時，情況如下： 輸出高電平時： 輸出低電平時： ( m in )OHOH VV ? ( m in )OLOL VV ?2. 開關電氣特性和參數(shù) ⑴ 傳輸延遲時間 2PL HPH Lpdttt ??平均傳輸時間
教學課件相關推薦
鄂ICP備17016276號-1