【正文】 SS） ② 16位的指令指針寄存器 IP(Instruction Pointer) ③ 20位的地址加法器 ④ 6字節(jié)的指令隊(duì)列緩沖器 ⑤ 總線控制邏輯 24 （ 1）段地址寄存器（ CS, DS, SS, ES） 存儲(chǔ)器的分段 8086可尋址的存儲(chǔ)空間為 1MB， 有 20位的地址線，而內(nèi)部的寄存器是 16位，只能尋址 64KB。因此 1M的存儲(chǔ)空間可分成 16個(gè)邏輯段 (0～ 15)。 25 在 8086存儲(chǔ)空間中，把 16字節(jié)的存儲(chǔ)空間稱(chēng)作一節(jié)(paragraph)。 00000H 00010H 00020H …… FFFF0H 26 允許段在整個(gè)存儲(chǔ)空間浮動(dòng)，即段與段之間可以部分重疊、完全重疊、連續(xù)排列。 對(duì)于任何一個(gè)物理地址，可以惟一地被包含在一 個(gè)邏輯段中，也可 包含在多個(gè)相互重 疊的邏輯段中，只 要有段地址和段內(nèi) 偏移地址就可以訪 問(wèn)到這個(gè)物理地址 所對(duì)應(yīng)的存儲(chǔ)空間。用于存放段基址有 4個(gè) 16位段寄存器，代碼段寄存器CS， 數(shù)據(jù)段寄存器 DS， 附加段寄存器 ES和堆棧段寄存器 SS。 CS中存放的是現(xiàn)在正在執(zhí)行的程序段的段基址。需要第二個(gè)數(shù)據(jù)段時(shí)可以使用附加段。如調(diào)用子程序時(shí)的入口參數(shù)，返回地址等，這些數(shù)據(jù)都按照“ 后進(jìn)先出 ”的規(guī)則進(jìn)行存取。數(shù)據(jù)進(jìn)出堆棧要使用專(zhuān)門(mén)的堆棧操作指令， SP的值在執(zhí)行堆棧操作指令時(shí)根據(jù)規(guī)則自動(dòng)地進(jìn)行修改。 29 30 2345H:0000H 01H : : 2345H:1100H 78H 段基址表示一個(gè)段的起始地址的高 16位。 例如： 2345H： 1100H表示段基址為 2345H（ 段的起始地址是 23450H）， 段內(nèi)偏移地址為 1100H的存儲(chǔ)單元地址。 方法：物理地址＝段基址 16 （即左移 4位） + 偏移地址 物理地址：訪問(wèn)存儲(chǔ)器的實(shí)際地址，用 20位二進(jìn)制表示。 23450H+1100H =24550H。 注意： 一個(gè)存儲(chǔ)單元的物理地址是惟一的，而它對(duì)應(yīng)的邏輯地址是不惟一的。在程序運(yùn)行過(guò)程中， BIU自動(dòng)修改IP中的內(nèi)容，使它始終指向?qū)⒁獔?zhí)行的下一條指令。例如 , 執(zhí)行轉(zhuǎn)移指令時(shí)，會(huì)將轉(zhuǎn)移的目標(biāo)地址送入 IP中，以實(shí)現(xiàn)程序的轉(zhuǎn)移。一旦指令隊(duì)列中空出 2個(gè)字節(jié)， BIU將自動(dòng)進(jìn)行讀指令的操作以填滿指令隊(duì)列。遇到轉(zhuǎn)移類(lèi)指令， BIU將指令隊(duì)列中剩余的指令作廢，重新從存儲(chǔ)器新的地址單元中取指令并送入指令隊(duì)列。 37 (5)總線控制邏輯 是將 CPU的內(nèi)部總線與 CPU引腳所連接的外部總線相連，是 CPU與外部交換信息（數(shù)據(jù)、地址、狀態(tài)、控制信息）的必經(jīng)之路，包括 16條數(shù)據(jù)線、 20條地址線和若干條控制信號(hào)線。 每當(dāng) EU部件要執(zhí)行一條指令時(shí) ， 它就從指令隊(duì)列頭部取出指令 ， 后續(xù)指令自動(dòng)向前推進(jìn) 。 當(dāng)指令隊(duì)列已滿 ， EU又沒(méi)有申請(qǐng)總線時(shí) ， 則總線空閑 。 39 二、 8086CPU引腳的功能 8086 CPU是十六位的微處理器，它向外的信號(hào)應(yīng)包含 16條數(shù)據(jù)線， 20條地址線，再加上其他一些必要的控制信號(hào)。 分時(shí)復(fù)用 —— 就是在同一根傳輸線上，在不同時(shí)間傳送不同的信息。 40 8086總線周期 時(shí)鐘周期： CPU的一切操作都是在系統(tǒng)主時(shí)鐘 CLK的控制下按節(jié)拍有序地進(jìn)行的。 總線周期： CPU通過(guò)外部總線對(duì)存儲(chǔ)器或 I/O端口進(jìn)行一次讀 /寫(xiě)操作的過(guò)程稱(chēng)為總線周期 。以上的每一個(gè)操作都需要延續(xù)一個(gè)或幾個(gè)時(shí)鐘周期。 41 T1狀態(tài)： CPU向多路復(fù)用總線上 發(fā)送地址信息 （ A19～ A0） 指出要尋址的內(nèi)存單元地址或 I/O端口地址 。 T2狀態(tài)： CPU從總線上撤銷(xiāo)地址 ， 使總線低 16位呈現(xiàn)高阻狀態(tài) ， 為數(shù)據(jù)傳輸作準(zhǔn)備 。 42 T3狀態(tài)： A19～ A16上狀態(tài)信息不變 ， 總線低 16位上出現(xiàn) CPU要寫(xiě)出的數(shù)據(jù)或準(zhǔn)備讀入的數(shù)據(jù) 。 在 T3及 TW的前沿查詢 READY線 ， 查到為高電平則結(jié)束等待狀態(tài) ， 進(jìn)入下一狀態(tài) 。 T4狀態(tài)： 總線周期結(jié)束 ， 若為總線讀周期則在 T4前沿將數(shù)據(jù)讀入 CPU。 圖 23 典型的 8086總線周期時(shí)序 43 2. 8086 CPU的引腳及功能 8086/8088 引腳分配圖 44 8086/8088 CPU有兩種不同的工作模式（最小模式和最大模式）， 8條引腳（ 24～ 31）在兩種工作模式中具有不同的功能。 引腳信號(hào)的傳輸有以下幾種類(lèi)型： * 輸出：信號(hào)從 CPU向外部傳送； * 輸入：信號(hào)從外部送入 CPU； * 雙向：信號(hào)有時(shí)從外部送入 CPU， 有時(shí)從 CPU向外部傳送； * 三態(tài)：除了高電平、低電平兩種狀態(tài)之外， CPU內(nèi)部還 可以通過(guò)一個(gè)大的電阻阻斷內(nèi)外信號(hào)的傳送， CPU內(nèi)部的狀態(tài)與外部相互隔離，稱(chēng)為“懸浮態(tài)”。 T2～ T3狀態(tài)，對(duì)讀周期來(lái)說(shuō)，處于浮空狀態(tài)；對(duì)寫(xiě)周期來(lái)說(shuō)，則是傳輸數(shù)據(jù)。CPU訪問(wèn) I/O端口時(shí)， A19～ A16保持為“ 0”。 46 S4 S3 表示意義 0 0 正在使用 ES 0 1 正在使用 SS 1 0 正在使用 CS 1 1 正在使用 DS 其中： S6： S6=0表示 8086CPU占用系統(tǒng)總線，在 T2， T3， TW和 T4狀態(tài)時(shí)， 8086總是使 S6=0。 47 (4) BHE/S7（ Bus High Enable/Status） 高 8位數(shù)據(jù)總線允許／狀態(tài)復(fù)用引腳 (輸出，三態(tài)，低電平有效 ) 在 T1狀態(tài)， BHE／ S7引腳輸出 BHE信號(hào)，表示高 8位數(shù)據(jù)總線 D15～ D8上的數(shù)據(jù)有效。 不過(guò)，在當(dāng)前的芯片設(shè)計(jì)中，S7并未被賦予任何實(shí)際意義。 BHE有效，表示 CPU正在使用高 8位的數(shù)據(jù)線對(duì)奇地址的存儲(chǔ)單元或 I/O端口進(jìn)行訪問(wèn)。 48 BHE A0 操 作 使用數(shù)據(jù)線 0 0 1 0 0 1 從偶地址開(kāi)始讀 /寫(xiě)一個(gè)字 從偶地址讀 /寫(xiě)一個(gè)字節(jié) 從奇地址讀 /寫(xiě)一個(gè)字節(jié) AD15~AD0 AD7~AD0 AD15~AD8 0 1 1 0 從奇地址開(kāi)始讀 /寫(xiě)一個(gè)字 （第一個(gè)總線周期） （第二個(gè)總線周期） AD15~AD8 AD7~AD0 BHE和 A0信號(hào)的意義 49 (5) NMI（ Non Maskable Interrupt Request） 非屏蔽中斷引腳 (輸入 ) 由外部輸入 ， 邊沿觸發(fā) ， 正跳沿 (由低到高的上升沿 )有效 ， 不受中斷允許標(biāo)志 IF的影響 ， 也不能用軟件進(jìn)行屏蔽 。 顯然這是一種比 INTR級(jí)別高的中斷請(qǐng)求 。 INTR有效時(shí) ，表示外部向 CPU發(fā)出中斷請(qǐng)求 。 50 ⑺ RD（ Read） 讀信號(hào) ,輸出 、 三態(tài) 、 低電平有效 。 在系統(tǒng)總線進(jìn)入 “ 保持響應(yīng) ” 期間 ， RD引腳被浮置為高阻狀態(tài) 。 ⑻ CLK （ Clock） 時(shí)鐘輸入引腳 8086要求時(shí)鐘占空比為 1/3，即一個(gè)周期中 1/3為高電平、2/3為低電平。 51 ⑼ RESET （ Reset） 復(fù)位引腳，輸入、高電平有效。 復(fù)位信號(hào)一出現(xiàn)， CPU立即結(jié)束當(dāng)前的操作，進(jìn)入復(fù)位操作，即將 標(biāo)志寄存器（ FR）、 IP、 DS、 SS、 ES清 0，指令隊(duì)列清空， CS置為 FFFFH。 系統(tǒng)程序一般在該物理地址單元放一條轉(zhuǎn)移指令，轉(zhuǎn)到引導(dǎo)程序的入口。 當(dāng) CPU執(zhí)行總線讀寫(xiě)周期訪問(wèn)存儲(chǔ)器或 I/O設(shè)備時(shí)，若存儲(chǔ)器或 I/O設(shè)備的讀寫(xiě)速度較慢，來(lái)不及在 T4狀態(tài)結(jié)束數(shù)據(jù)傳輸，就需要設(shè)計(jì)一個(gè)硬件電路，在 T3之前向 CPU提供一個(gè)低電平 READY信號(hào)。如果檢測(cè)到 READY為低電平，則在 T3狀態(tài)之后插入 一個(gè) TW等待狀態(tài)，并在 TW前沿繼續(xù)查詢 READY線，若 READY仍為低電平，則會(huì)繼續(xù)插入 TW ， 直到 READY升為高電平，才進(jìn)入 T4狀態(tài)，完成數(shù)據(jù)傳送過(guò)程。當(dāng) TEST引腳接收到一個(gè)低電平信號(hào)時(shí)， CPU就結(jié)束等待，繼續(xù)向下執(zhí)行指令。 (12) MN/MX（ Minimum/Maximum Mode Control） 最小 /最大模式控制引腳，輸入。 54 8086的存儲(chǔ)器及 I/O組織 一 、 8086系統(tǒng)的存儲(chǔ)器組織 1. 8086系統(tǒng)的存儲(chǔ)器的結(jié)構(gòu) 圖 25 存儲(chǔ)體地址空間分配 圖 26 存儲(chǔ)體與總線的連接 55 關(guān)于幾種讀寫(xiě)情況的說(shuō)明 : (1) 從偶地址讀寫(xiě)一個(gè)字節(jié) （ BHE A0＝ 10） 如圖 a AD15～ AD8上的數(shù)據(jù)被忽略 ， 字節(jié)內(nèi)容通過(guò) AD7～ AD0傳送 。 56