【正文】 值存于預(yù)置寄存器，在計(jì)數(shù)過(guò)程中，減法計(jì)數(shù)器的值不斷遞減，而預(yù)置寄存器中的預(yù)置不變。計(jì)數(shù)器的3個(gè)引腳說(shuō)明：（1）CLK時(shí)鐘輸入信號(hào)在計(jì)數(shù)過(guò)程中，此引腳上每輸入一個(gè)時(shí)鐘信號(hào)（下降沿），計(jì)數(shù)器的計(jì)數(shù)值減1（2） GATE門控輸入信號(hào)控制計(jì)數(shù)器工作，可分成電平控制和上升沿控制兩種類型（3） OUT計(jì)數(shù)器輸出信號(hào)當(dāng)一次計(jì)數(shù)過(guò)程結(jié)束（計(jì)數(shù)值減為0），OUT引腳上將產(chǎn)生一個(gè)輸出信號(hào)8253有6種工作方式，由方式控制字確定區(qū)分這6種工作方式的主要標(biāo)志由3點(diǎn)：一是輸出波形不同；二是啟動(dòng)計(jì)數(shù)器的觸發(fā)方式不同；三是計(jì)數(shù)過(guò)程中門控信號(hào)GATE對(duì)計(jì)數(shù)器操作的控制不同。如果當(dāng)前GATE為高電平，則立即開(kāi)始減“1”計(jì)數(shù)，OUT保持為高電平，若n為偶數(shù)，則當(dāng)計(jì)數(shù)值減到n/2時(shí)，OUT跳變?yōu)榈碗娖?，一直保持到?jì)數(shù)值為“0”，系統(tǒng)才重新置入計(jì)數(shù)值n，實(shí)現(xiàn)循環(huán)計(jì)數(shù)。5．方式4單次負(fù)脈沖輸出（軟件觸發(fā)）6．方式5單次負(fù)脈沖輸出（硬件觸發(fā)）每種工作方式的設(shè)置過(guò)程類似：⑴ 設(shè)定工作方式⑵ 設(shè)定計(jì)數(shù)初值〔 ⑶ 硬件啟動(dòng) 〕⑷ 計(jì)數(shù)初值進(jìn)入減1計(jì)數(shù)器⑸ 每輸入一個(gè)時(shí)鐘計(jì)數(shù)器減1的計(jì)數(shù)過(guò)程⑹ 計(jì)數(shù)過(guò)程結(jié)束3）、74LS138相關(guān)資料介紹：譯碼器74LS138:74LS138 為3 線－8 線譯碼器，共有 54/74S138和 54/74LS138 兩種線路結(jié)構(gòu)型式。比如：A0A1A2=011時(shí)，則Y6輸出端輸出低電平信號(hào)。 4）、RS—232C電平轉(zhuǎn)換芯片（MC1488和MC1489）相關(guān)資料介紹：由于制定串行接口標(biāo)準(zhǔn)早在制定TTL邏輯系列之前，因此輸入輸出電平不與TTL兼容。 轉(zhuǎn)換到RS232電平，用MC1489從RS232轉(zhuǎn)換到TTL電平。最簡(jiǎn)單的RS232C數(shù)據(jù)通信連接RS232C接口電平轉(zhuǎn)換：　　RS232C是早期為促進(jìn)公用電話網(wǎng)絡(luò)進(jìn)行數(shù)據(jù)通信而制定的標(biāo)準(zhǔn)，其邏輯電平對(duì)地是對(duì)稱的，完全與TTL、CMOS邏輯電平不同。 邏輯０：+5V～+15V。目前RS232C與TTL電平轉(zhuǎn)換最常用的集成電路芯片是傳輸線驅(qū)動(dòng)器MC1488傳輸線接收器MC1489?！　C1488可完成TTL電平到RS232C的電平轉(zhuǎn)換，輸入為TTL電平，輸出為RS232C電平。采用177。15V電源供電。其內(nèi)部有4個(gè)反相器，采用+5V電源供電。RS232C電平轉(zhuǎn)換芯片MC1488和MC14895）、ISA總線相關(guān)資料介紹：ISA總線是IBMP996推薦標(biāo)準(zhǔn)，這是一個(gè)16位兼8位的總線標(biāo)準(zhǔn)。由于IBMPC、IBM引腳信號(hào) 圖9．1所示為16位ISA總線板卡(又稱I／O擴(kuò)展板或接口板)及插槽外形示意圖，元件面和焊接面共有31+18個(gè)引腳(A1～A3B1～B3C1～C18和D1～D18)，其中A1～A3Bl～B31是低8位部分即8位ISA總線所用的信號(hào)。顯然，8位ISA總線板卡可以插在16位的插槽中。下面對(duì)引腳信號(hào)做一些簡(jiǎn)要說(shuō)明，首先是62線部分(8位ISA總線)。對(duì)于16位ISA總線，它們是數(shù)據(jù)線 的低8位。③SMEMR(上劃線)、SMEMW(上劃線)：存儲(chǔ)器讀、寫命令，輸出，低電平有效。該信號(hào)由DMAC發(fā)出，為高表示DMAC正在控制系統(tǒng)總線進(jìn)行DMA傳送，所以它可用于指示DMA總線周期。該信號(hào)在CPU總線周期的Tl期間有效，可作為CPU總線周期的指示。該引腳信號(hào)與8086的READY功能相同，用于插入等待時(shí)鐘周期。它有效表示板卡上出現(xiàn)奇偶校驗(yàn)錯(cuò)。這些信號(hào)由低到高的跳變表示中斷請(qǐng)求，但應(yīng)一直保持高電平，直到CPU響應(yīng)中斷為止。⑩DRQ3～DRQl：3個(gè)DMA請(qǐng)求信號(hào)，輸入，高電平有效。因此，優(yōu)先級(jí)別與它們相對(duì)應(yīng)(DRQ1的級(jí)別最高，DRQ 3的級(jí)別最低)。?T／C：計(jì)數(shù)結(jié)束信號(hào)，輸出，高電平有效。但它沒(méi)有說(shuō)明是哪個(gè)通道，這要結(jié)合DMA響應(yīng)信號(hào)DACK(上劃線)來(lái)判斷。?CLK：系統(tǒng)時(shí)鐘信號(hào)，輸出。CLK是由()SC的輸出3分頻產(chǎn)生的，也就是說(shuō)()SC的頻率應(yīng)是CLK的3倍。該信號(hào)有效時(shí)表示系統(tǒng)正處于復(fù)位狀態(tài)，可利用該信號(hào)復(fù)位總線板卡上的有關(guān)電路。用于縮短按照缺省設(shè)置應(yīng)等待的時(shí)鐘數(shù)，當(dāng)它有效時(shí)，不再插入等待時(shí)鐘。該信號(hào)有效表示存儲(chǔ)器正處于刷新周期，以下是對(duì)36線部分16位ISA總線的高8位)的簡(jiǎn)要說(shuō)明：? SDl5～SD8：數(shù)據(jù)總線的高8位，雙向，三態(tài)。該信號(hào)用來(lái)表示SDl5～SD8上正進(jìn)行數(shù)據(jù)傳送。將它們鎖存起來(lái)，并和已鎖存的低位地址線(A19～A0)組合在一起，可形成24位地址線，因而使系統(tǒng)的尋址能力擴(kuò)大到16 MB。這兩個(gè)信號(hào)在所有的存儲(chǔ)器讀或?qū)懼芷谟行А?MEMCSl6(上劃線)：存儲(chǔ)器片選16，輸入，低電平有效。1 I／OCCSl6(上劃線)：I／O片選16，輸入，低電平有效。2 MASTER(上劃線)：總線主控信號(hào)，輸入，在ISA總線的主控器初始化總線周期時(shí)產(chǎn)生，低電平有效。3 IRQl5～I(xiàn)RQ10：6個(gè)中斷請(qǐng)求信號(hào)，輸入，接到中斷控制邏輯的從8259A。這3個(gè)通道可進(jìn)行16位DMA傳送。有了8086／8088時(shí)序基礎(chǔ)，對(duì)ISA總線時(shí)序的理解主要在于以下幾點(diǎn)： ①地址和數(shù)據(jù)已不再分時(shí)復(fù)用信號(hào)線，因此在整個(gè)總線周期內(nèi)有效。 ③一個(gè)典型的存儲(chǔ)器讀／寫周期還是由TTT3和T4組成，而I／O讀／寫周期和DMA周期都自動(dòng)插入了一個(gè)等待時(shí)鐘周期。⑤8位ISA總線在存儲(chǔ)器讀／寫周期可用到20位地址，而16位．|SA總線在存儲(chǔ)器讀／寫周期中可使用24位地址。 ⑥BALE在CPU總線周期的T1期間有效，它的基本作用是進(jìn)行地址鎖存，但也可以作為一個(gè)新的CPU總線周期已開(kāi)始的標(biāo)志。：IBM PC及其兼容機(jī)間經(jīng)過(guò)RS－232－C口串行通信是在實(shí)際系統(tǒng)中用的最廣泛的。串口為交叉線，2，3號(hào)針腳交叉相連，5號(hào)針接公共地。整個(gè)串行通信系統(tǒng)包括六大部分：CPU部分、復(fù)位和時(shí)鐘電路部分、電源部分、存儲(chǔ)器部分、串口通信接口部分和外設(shè)部分。 CPU部分。IO/M,RD,WR幾個(gè)控制引腳的譯碼通過(guò)簡(jiǎn)單的組合邏輯電路來(lái)實(shí)現(xiàn)。地址線的低13位代碼，在芯片選擇的時(shí)候，不起作用，只有A13~A15三位地址線負(fù)責(zé)譯碼。如本設(shè)計(jì)中，RAM地址位0x00000來(lái)表示，而ROM的地址為0x20000，相應(yīng)地，55，53，51的地址分別為：0x30000，0x40000,0x50000。此時(shí)復(fù)位信號(hào)有效,使微機(jī)系統(tǒng)重新恢復(fù)正常運(yùn)行。它是通用的吧，是直接從protel的一個(gè)例子中拷過(guò)來(lái)的。外界的準(zhǔn)備好信號(hào)輸入到8284的RDY，同步的準(zhǔn)備好信號(hào)READY從8284輸出。這樣，從外部來(lái)說(shuō)，可以在任何時(shí)候發(fā)出這兩個(gè)信號(hào)，但是，8284的內(nèi)部邏輯電路設(shè)計(jì)成在時(shí)鐘下降沿處使READY和RESET有效。通過(guò)F/\C來(lái)實(shí)現(xiàn)：此電路圖是按同步通信的方式畫的，READY信號(hào)在以后的設(shè)計(jì)中，也沒(méi)有用到，便把它的連接去掉了。2764只可讀，6264可讀可寫，由于處理器用的是8088，便無(wú)需考慮A0的問(wèn)題了，這種便利也體現(xiàn)在，后面的設(shè)計(jì)中，IO芯片的端口地址的設(shè)置上。8253為8251提供波特率，8253只用它的第0個(gè)計(jì)數(shù)器，工作在方式3。STACK SEGMENT PARA STAC