【正文】 方式的采集原理 實(shí)時取樣是指對波形進(jìn)行等時間間隔取樣，按照取樣先后的次序進(jìn)行 A/D轉(zhuǎn)換并存入存儲器中。 本節(jié)重點(diǎn)分析： 一、 取樣與 A/D轉(zhuǎn)換 二、 t/div 控制器 三、 寫地址計數(shù)器 四、 采樣與存儲電路 實(shí)時采樣方式的采集原理 一、 取樣與 A/D轉(zhuǎn)換 取樣即連續(xù)波形的離散化，其方法可用右圖說明。 １、取樣 一、 取樣與 A/D轉(zhuǎn)換 實(shí)時采樣方式的采集原理 １、取樣 A/D轉(zhuǎn)換 若把 an中的每一個離散模擬量進(jìn)行 A/D轉(zhuǎn)換，就可以得到相應(yīng)的數(shù)字量。 如果把這些數(shù)字量按序存放在存儲器中， 就相當(dāng)于把一幅模擬波形以數(shù)字量的形式存儲起來 A/D轉(zhuǎn)換器是波形采集的關(guān)鍵部件。目前存儲示波器采用的 A/D轉(zhuǎn)換的形式有逐次比較型、并聯(lián)比較型、串并聯(lián)型以及 CCD器件與 A/D轉(zhuǎn)換器相配合的形式等。 實(shí)時采樣方式的采集原理 二、掃描速度 t/div 控制器 掃描速度 t/div控制器實(shí)際上是一個時基分頻器，用于控制 A/D 轉(zhuǎn)換速率以及存儲器的寫入速度，它由一個準(zhǔn)確度、穩(wěn)定性很好的晶體振蕩器、一組分頻器和相應(yīng)的組合電路組成。寫地址計數(shù)器的計數(shù)頻率應(yīng)該與控制 A/D轉(zhuǎn)換器的取樣時鐘的頻率相同。 四、采樣與存儲電路 這種采樣方法是在信號經(jīng)歷的實(shí)際時間內(nèi)對信號進(jìn)行采樣，因而稱之為實(shí)時采樣方式。 順序采樣方式的采集原理 波形的采集 實(shí)時采樣 等效采樣 順序采樣 隨機(jī)采樣 順序采樣方式是一種非實(shí)時的等效采樣方式，它是在模擬取樣示波器技術(shù)基礎(chǔ)上進(jìn)行數(shù)字化而發(fā)展起來的。 順序等效采樣方式將周期性的高頻信號變換成波形與其相似的周期性低頻信號，因而可以可用速度較慢的 A/D轉(zhuǎn)換器（但仍需要高速取樣器）獲得很寬的頻帶寬度。 一個典型的采用順序采樣方式的采集系統(tǒng)如圖所示。 隨機(jī)采樣方式的采集原理 隨機(jī)采樣在每個采樣周期可以采集多個采樣點(diǎn)，并且每個采樣周期第一個采樣點(diǎn)的時間（ t t t3 ? 時刻）是隨機(jī)的。 關(guān)鍵的技術(shù)：短時間間隔的測量和波形重建。這些時間間隔極短，很難直接測量，一般采用精密的模擬內(nèi)插器進(jìn)行擴(kuò)展后再進(jìn)行測量。 相位檢測部分主要完成在進(jìn)行隨機(jī)采樣時，將觸發(fā)到來時刻與觸發(fā)到來后第一個采樣點(diǎn)之間的時間間隔轉(zhuǎn)換成脈沖寬度為 Tx的窄脈沖；時間展寬部分主要完成將相位檢測到的窄脈沖按照一定的比例展寬成鋸齒波，展寬比由時間展寬電路中放電電流與充電電流之比來決定；方波轉(zhuǎn)換部分完成將時間展寬后得到的鋸齒波信號轉(zhuǎn)換成脈沖信號，作為計數(shù)的閘門信號；時間測量部分完成對閘門信號的寬度進(jìn)行測量（用計數(shù)方式），測量出的計數(shù)結(jié)果送給 CPU進(jìn)行處理。 2 該系統(tǒng)主要由信號調(diào)理部分，高速 A/D轉(zhuǎn)換器，小容量的高速緩存 RAM1（采樣 RAM），大容量高速緩存 RAM2（顯示 RAM），CPLD控制電路，采集處理器等電路組成。 2 掃描速度 實(shí)時速率 等效速率 等效倍數(shù) M 每輪有效長度 L 1000ns/div 40 MS/s 40 MS/s 1 8192 B 500 ns/div 40 MS/s 100 MS/s 3276 B 200 ns/div 40 MS/s 200 MS/s 5 1638 B 100 ns/div 40 MS/s 400 MS/s 10 819 B 50 ns/div 40 MS/s 1 GS/s 25 327 B 20 ns/div 40 MS/s 2 GS/s 50 163 B 10 ns/div 40 MS/s 4 GS/s 100 81 B 該 DSO最高采樣速率為 40MS/s，記錄長度為 8kB，則在不同的掃描速度狀態(tài)下，關(guān)系如表所示。有了 Xi， I， M和 L這四個值，采集處理器就能對采樣存儲器（ RAM1）中的數(shù)據(jù)按照排序算法進(jìn)行排序，然后按照排序規(guī)則把采樣 RAM1中的數(shù)據(jù)寫入到顯示 RAM2 2 將數(shù)據(jù)寫入到顯示 RAM2中的具體過程是：采集處理器從采樣存儲器的地址單元 Xi前后各取連續(xù)的 L/2個單元的數(shù)據(jù)（即本次采樣的有效點(diǎn)數(shù)），以觸發(fā)點(diǎn)（基地址）為中點(diǎn)，以 I為地址偏移量，以 M為地址步長，把數(shù)據(jù)從采樣 RAM1中寫入到顯示 RAM2 ADD = BASE +I+K M 式中， ADD為某個數(shù)據(jù)寫入 RAM2中對應(yīng)單元的地址， K為從RAM1中順序讀取的數(shù)據(jù)的次序值， K的范圍是 L到 +L1， ASE為觸發(fā)點(diǎn)對應(yīng)在顯示 RAM中的地址，這里該地址取 4096，從而保證觸發(fā)點(diǎn)前后各取 4KB個數(shù)據(jù)。因而，隨機(jī)采樣方式已在很大的范圍內(nèi)取代了順序采樣方式。順序采樣方式可迫使采樣點(diǎn)發(fā)生在所需的時間窗口內(nèi)，因此易于很快獲得整個波形。如果采用實(shí)時采樣方式達(dá)到這個帶寬，將要求 A/D轉(zhuǎn)換器的最高轉(zhuǎn)換率達(dá)到 100GS/s以上，這樣高速的 A/D轉(zhuǎn)換器目前還不能實(shí)現(xiàn)；如果采用隨機(jī)采樣方式，由于被測信號的最小周期僅為 ，在如此小時間窗口中進(jìn)行隨機(jī)采樣，若要獲得恢復(fù)整個波形所需要的全部采樣點(diǎn)， 無論是隨機(jī)采樣方式還是順序采樣方式，它們只適用于周期性信號。 數(shù)字示波器的頻帶寬度、垂直靈敏度及其誤差等重要技術(shù) 由阻抗變換電路 N程控步進(jìn)衰減及前置放大電路 N差分驅(qū)動放大器 N3 三電路組成 頻帶寬度為 DC～ 500MHz（ 50Ω輸入阻抗時） 垂直靈敏度量程范圍為 2mV/div～ 5V/div(共設(shè) 11檔量程 ) 垂直靈敏度誤差 ≤ 177。 1/247。反饋電容 C5保證合成后的信號具有平坦的幅頻特性。 ? N2電路中的調(diào)理，傳輸都應(yīng)按 50Ω阻抗匹配網(wǎng)絡(luò)進(jìn)行設(shè)計。最大程度地滿足系統(tǒng)線性動態(tài)響應(yīng)，以及垂直通道信號從 2mV/div～ 5V/div11檔量程切換。 ? 在進(jìn)行電路調(diào)試時，由于 IC IC4本身存在傳輸損耗， IC ICIC5電氣聯(lián)接存在適配條件下固有損耗， N2電路應(yīng)由程控軟件精確調(diào)試到 4倍增益。 ? N3的輸出應(yīng)有極低的高頻輸出阻抗以適應(yīng)長線傳輸?shù)碾娙莺碗姼胸?fù)載，為了減小容性和感性負(fù)載，在工藝上采用 50Ω適配插頭座和 50Ω微波電纜傳輸， PCB傳輸引線采用“微帶”效應(yīng)布 ? N3由 2級運(yùn)算放大器組成，提供約 10倍的總增益，以適應(yīng) A/D轉(zhuǎn)換器（ AT84AD004） 500mVPP滿度數(shù)字化轉(zhuǎn)換的電平要求。 差分驅(qū)動放大器 N3 的設(shè)計 目前，國內(nèi)外的 A/D轉(zhuǎn)換器技術(shù)已經(jīng)非常成熟，通用型8bit A/D轉(zhuǎn)換器的轉(zhuǎn)換速率已經(jīng)超過 2GS/s ,并且片內(nèi)集成了采樣 保持電路、基準(zhǔn)參考電壓、編碼電路等，只需外加少量器件，即可組成完整的數(shù)字化電路，給 DSO設(shè)計帶來了很大de方便。 數(shù)據(jù)采集與存儲電路 所謂并行交錯采樣技術(shù)， 就是 利用多片 A/D轉(zhuǎn)換器并行對同一個模擬信號進(jìn)行交序采樣，從而提高 DSO最高采樣率。 并行交錯采樣技術(shù)的實(shí)現(xiàn)將在 AT84AD001 高速 A/D轉(zhuǎn)換器中說明， 并行交錯采樣技術(shù) ? 輸出數(shù)據(jù)降速處理技術(shù)主要是解決高速的 A/D轉(zhuǎn)換器輸出數(shù)據(jù)流與較慢速的采樣存儲器讀寫速度之間的矛盾。 ? 例如，某 DSO采用的 A/D轉(zhuǎn)換器的最高采樣率為 1000MS/s，分辨率為 8bit。由于 SDRAM的最高讀寫頻率為 266MHz，所以必須將 A/D數(shù)字化后的數(shù)據(jù)頻率降到 266MHz以下。 ? A/D轉(zhuǎn)換器輸出數(shù)據(jù)最大速度為 1 000MHz，因此，移位寄存器最大工作頻率選為 1 200MHz。 ? 上述降速過程相當(dāng)于訪問一次 SDRAM就寫入了 4個 8位數(shù)據(jù)，因此可以使數(shù)據(jù)傳輸速度降低 4 數(shù)據(jù)采集與存儲電路 ? 并行交錯采樣和輸出數(shù)據(jù)降速的處理需要增加許多射頻元件，這不僅給實(shí)際制作帶來許多困難，而且也使性能的進(jìn)一步提高受到限制。因而，不需要在片外增加電路，便可同時實(shí)現(xiàn)并行交錯工 ? Atmel公司生產(chǎn)的 AT84AD001就是一種具備上述功能的高速A/D轉(zhuǎn)換器， AT84AD001高速 A/D轉(zhuǎn)換器簡介 數(shù)據(jù)采集與存儲電路 AT84AD001高速 A/D轉(zhuǎn)換器簡介 數(shù)據(jù)采集與存儲電路 ? 該器件在同一芯片上集成了兩路（ I和 Q）獨(dú)立的 A/D轉(zhuǎn)換器，每個通道都具有 l GS/s的采樣率， 8 bit分辨精度。 ? 為了降低輸出數(shù)據(jù)流的速度，該器件在內(nèi)部集成了 1∶ 1和1∶ 2可選的數(shù)據(jù)多路分離器（ DMUX），當(dāng)選擇 DMUX在 1： 2時，可以使輸出數(shù)據(jù)流的速度降低 2倍。 AT84AD001高速 A/D轉(zhuǎn)換器簡介 ? 系統(tǒng)初始化時，設(shè)置 A/D 轉(zhuǎn)換器工作在并行交替工作模式，DMUX設(shè)置為 1∶2 模式。 ? Q通道的模擬輸入端無需加入輸入信號， A/D轉(zhuǎn)換器的輸出為4路 8bit 500MS/s LVDS邏輯的數(shù)據(jù)。 ? 本系統(tǒng)接口器件選用 Stratix2系列的 FPGA EP2S60F1020芯片，該芯片具有 84個專用 LVDS差分邏輯接收通道，每個 LVDS通道數(shù)據(jù)傳輸速率最高可達(dá) 640MS/s。且一片 EP2S60F1020即可滿足系統(tǒng)的需要。 ? 外觸發(fā)信號通道電路 和輸入信號通道電路一樣，也應(yīng)具備阻抗變換、 AC/DC ? 示波器一般設(shè)置有內(nèi)觸發(fā)、外觸發(fā)和電源觸發(fā)觸發(fā)源。 ? 內(nèi)觸發(fā)采用被測信號作為觸發(fā)源；外觸發(fā)采用外接與被測信號有同步關(guān)系的信號作為觸發(fā)源，常用于被測信號不適于作觸發(fā)信號時使用；電源觸發(fā)采用 50Hz的工頻正弦信號作為觸發(fā)源，適用于觀測與 50Hz交流有同步關(guān)系的信號。示波器一般設(shè)置有直流耦合、交流耦合、低頻抑制耦合、高頻抑制耦合等多種觸發(fā)耦合方式。 觸發(fā)電路系統(tǒng)一般由外觸發(fā)信號通道電路、觸發(fā)源選擇和觸發(fā)電路組成，其中觸發(fā)電路應(yīng)包括 觸發(fā)耦合方式選擇 、觸發(fā)比較器、觸發(fā)釋抑電路等部分。此外，數(shù)字示波器還具有基于觸發(fā)點(diǎn)的預(yù)觸發(fā)功能。 ? 視頻觸發(fā)通過視頻同步分離器提取視頻信號中的場同步信號或者行同步信號作為觸發(fā)信號，視頻觸發(fā)又可分為場同步觸發(fā)和行同步觸發(fā)兩種。毛刺觸發(fā)電路可根據(jù)脈沖的寬度來確定觸發(fā)時刻，當(dāng)被測信號為 DC到某一頻率之間的信號，可以將脈沖寬度設(shè)置為小于被測信號最高頻率分量周期的一半，在正常情況下，這樣的窄脈沖是不會產(chǎn)生的。 ? 狀態(tài)觸發(fā)采用狀態(tài)字作觸發(fā)信號，狀態(tài)觸發(fā)要求設(shè)置多條并行檢測線來監(jiān)測這些線上的狀態(tài)，當(dāng)檢測到用戶規(guī)定的狀態(tài)字（如 HLHH）時，示波器就產(chǎn)生觸發(fā)。 觸發(fā)電路系統(tǒng) 邊沿觸發(fā)方式 ? 邊沿觸發(fā)方式是指信號邊沿達(dá)到某一設(shè)定的觸發(fā)閾值而產(chǎn)生的一種觸發(fā)方式，觸發(fā)閾值電平可以調(diào)節(jié)，這是一種最基礎(chǔ)的觸發(fā)方式。 ? 邊沿觸發(fā)電路一般采用雙輸入端的比較電路（比較器），一端接輸入信號，另一端接閾值電平，當(dāng)兩個輸入端信號之差達(dá)到某一值時，比較電路翻轉(zhuǎn)。 觸發(fā)極性選擇 /觸發(fā)閾值電平調(diào)節(jié)示意圖 ? 在 DSO中，比較器閾值電平由 D/A轉(zhuǎn)換器提供，一旦觸發(fā)信號超過由 D/A轉(zhuǎn)換器設(shè)定的觸發(fā)閾值電平，掃描即被觸發(fā)。當(dāng)選擇開關(guān) S1撥在“ +” 位置上時，在信號增加方向上，當(dāng)觸發(fā)信號超過設(shè)定的觸發(fā)閾值電平時就產(chǎn)生觸發(fā)。 ? 觸發(fā)極性和觸發(fā)閾值電平共同決定觸發(fā)信號的觸發(fā)點(diǎn)?，F(xiàn)代示波器中的自動觸發(fā)電路，能使觸發(fā)點(diǎn)自動調(diào)整在最佳觸發(fā)電平上。很顯然，這一快沿脈沖的不穩(wěn)定將直接導(dǎo)致對信號采樣時間的不確定性，造成波形在顯示時會出現(xiàn)水平方向的抖動（稱觸發(fā)抖動）。因此，觸發(fā)通道電路應(yīng)選擇低噪聲、低漂移、高帶寬的運(yùn)算放大器、模擬開關(guān)及相關(guān)元器件，并注意布線的合理，電源退耦及地線處理得當(dāng)，高頻信號傳輸電路引線走直線并盡量短。并且正負(fù)延遲及延遲時間都可以進(jìn)行預(yù)置。 觸發(fā)電路系統(tǒng) 預(yù)置觸發(fā)功能 當(dāng)被測信號大于預(yù)置電平時，觸發(fā)電路便產(chǎn)生觸發(fā)信號，于是存儲器就從零地址開始寫入采集的數(shù)據(jù)，設(shè)示波器的存儲容量為 1024，則當(dāng)寫滿 1 024個單元后便停止寫操作。 在常態(tài)觸發(fā)狀態(tài)下， 在正延遲時 (即顯示延遲觸發(fā)點(diǎn) N 個取樣點(diǎn)時間 )，觸發(fā)信號到來后，存儲器不立即寫入數(shù)據(jù)，而是延遲 N 次取樣之后才開始寫入。這等效于示波器的時間窗口右移。當(dāng)觸發(fā)信號到來后，使存儲器再寫入 1 024 – N 個取樣點(diǎn)之后停止寫操作。這樣，示波器屏幕上顯示的便是觸發(fā)點(diǎn)之前 N 次取樣點(diǎn)為起點(diǎn)的波形，這等于示波器的時間窗口左移。 隨機(jī)掃描顯示方式。 這兩種顯示方式的基本原理在本書 已做過討論。 顯示地址計數(shù)器在顯示時鐘的驅(qū)動下產(chǎn)生了連續(xù)的地址信號，這些地址信號分為兩路：一路提供給采樣 RAM