【正文】 39 內(nèi)部配置時(shí)鐘發(fā)生電路單元 ..................................... 141 設(shè)計(jì)要求 .................................................. 141 設(shè)計(jì)原理 .................................................. 143 振蕩器單元設(shè)計(jì) ............................................ 145 整體電路設(shè)計(jì)與仿真 ........................................ 147 定制版圖設(shè)計(jì) .............................................. 152 FPGA 內(nèi)部模擬電路單元綜述 ................................... 152 第五章 FPGA 系列產(chǎn)品的模擬電路設(shè)計(jì)與驗(yàn)證 ........................ 154 FPGA 系列產(chǎn)品設(shè)計(jì)方法 ........................................ 154 FPGA 系列產(chǎn)品的模擬電路異同點(diǎn) ................................ 155 相同點(diǎn) .................................................... 155 不同點(diǎn) .................................................... 156 FPGA 系列產(chǎn)品的模擬電路設(shè)計(jì)與實(shí)現(xiàn) ............................ 156 第六章 FPGA 可編程 I/O 接口電路測試方法研究 ...................... 158 I/O 接口電路測試方法研究 ....................................... 158 I/O 接口電路測試方案 ........................................... 159 第七章 結(jié) 論 ..................................................... 162 目 錄 IX 致 謝 ............................................................. 164 參考文獻(xiàn) .......................................................... 165 攻碩期間取得的研究成果 ............................................ 167 第一章 緒 論 1 第一章 緒論 課題的背景和意義 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。該系列產(chǎn)品 的研制成功打破了國外對該系列器件的禁運(yùn)，為我軍關(guān)鍵電子元器件的國產(chǎn)化貢獻(xiàn)了力量。 本文 所 設(shè)計(jì) 的 多標(biāo)準(zhǔn)高性能接口電路已應(yīng)用在 采用陶瓷封裝形式 的 FPGA 中，該產(chǎn)品 解決 了 國外同 類型 產(chǎn)品沒有軍品級器件的問題，滿足重點(diǎn)軍事工程的需求 。 本文的主要創(chuàng)新點(diǎn)為 利 用 SRAM 技術(shù) 的 在系統(tǒng)可編程 特性 ， 結(jié)合模擬電路設(shè)計(jì)方法的特點(diǎn)，提供了一種能夠同時(shí)滿足多標(biāo)準(zhǔn)接口應(yīng)用與可動態(tài)配置要求的 I/O接 口電路結(jié)構(gòu)。 本文 中的電路 采用 TSMC 1P5M 標(biāo)準(zhǔn) CMOS 工藝制程， 使用 全 定制 電路 與 版圖設(shè)計(jì)方法 。 本 論 文采用正向和逆向相結(jié)合的設(shè)計(jì)方法，以正向設(shè)計(jì)思想為指導(dǎo) 方向 ，同時(shí)借鑒國外先進(jìn)的設(shè)計(jì)經(jīng)驗(yàn)，以研制支持多達(dá) 16 種高性能接口標(biāo)準(zhǔn)的 可動態(tài)配置I/O 端口，最高工作頻率為 200MHz，可用邏輯資源為 10 萬門，內(nèi)部包含總量達(dá)40K 的用戶可用 RAM 陣列，消耗晶體管個(gè)數(shù)為 530 萬的現(xiàn)場可編程門陣列 FPGA芯片為突破口 ， 完成了 可用 I/O 管腳資源為 180、 404 和 512 的 系列 FPGA 產(chǎn)品 模擬電路 的 設(shè)計(jì) 。課題的 目的是研 究工作電壓為 V 的 FPGA 芯片 中 模擬電路 的 設(shè)計(jì)方法 ， 其 研究范圍 主要包括 I/O 接口電路和 FPGA 芯片的電源模塊 。因此， 越來越多的電路設(shè)計(jì)公司開始 逐漸 使用 FPGA 作為產(chǎn)品研發(fā) 與 測試 的 硬件 平臺。 隨著工藝尺 寸的逐漸減小，現(xiàn)場可編程門陣列 FPGA 與專用集成電路 ASIC 之間的性能差異 正在逐漸減小 。 電 子 科 技 大 學(xué) UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA 碩士學(xué)位論文 MASTER DISSERTATION 論 文 題 目： 現(xiàn)場可編程門陣列 (FPGA) 模擬電路設(shè)計(jì)研究 學(xué) 科 專 業(yè) ： 微電子學(xué)與固體電子學(xué) 指 導(dǎo) 教 師 ： 教授 博 導(dǎo) 作 者 姓 名 ： 班 級 學(xué) 號 ： 202220303015 分類號 密級 秘密 內(nèi)部 10 年 UDC 摘 要 I 摘 要 FPGA 是英文 Field Programmable Gate Array 的縮寫 ， 即現(xiàn)場可編程門陣列 ，是在 PAL、 GAL、 EPLD 等可編程器件基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。作為專用集成電路 (ASIC)領(lǐng)域中的一種半定制電路 產(chǎn)品 ， 該產(chǎn)品 既解決了定制電路的不足，又避免 了原有可編程器件門電路 資源 有限的缺點(diǎn)。 相比較ASIC 而言 ， 由于 FPGA 的 動態(tài)可重 配置特性 極 大降低了電路設(shè)計(jì)公司在產(chǎn)品設(shè)計(jì)過程中的設(shè)計(jì)風(fēng)險(xiǎn)與設(shè)計(jì)成本，縮短了產(chǎn)品上市的時(shí)間，減少了用戶升級系統(tǒng)所帶來的硬件花費(fèi) 。 本課題來源為總裝備部國防技術(shù)重點(diǎn)預(yù)研 項(xiàng)目 和國家 863 研究發(fā)展計(jì)劃 中“可編程邏輯器件”課題的子項(xiàng)目。本 課題 打破了 FPGA 核心關(guān)鍵設(shè)計(jì)技術(shù)和產(chǎn)品制造被國外公司所壟斷的不利局面，滿足 了 國防 和工業(yè)生產(chǎn)的 需要。其中 I/O 管腳資源為 180 的 FPGA 產(chǎn)品具有 小于 的 輸入延時(shí)和小于 的輸出延遲， 并 能夠滿足 FPGA 芯片 200MHz 的最高工作頻率 。經(jīng)仿真驗(yàn)證， 該系列 FPGA 產(chǎn)品所 達(dá)到 的主要技術(shù)參數(shù)指標(biāo)，均 優(yōu)于 國外同類產(chǎn)品水平 。該結(jié)構(gòu)相比過去的各種 I/O 接口電路結(jié)構(gòu)而言，不 但 節(jié)約了芯片面摘 要 II 積，而且能夠支持 多種不同的 接口標(biāo)準(zhǔn)。 本文所設(shè)計(jì)的電路 已完成后端版圖設(shè)計(jì) 與仿真驗(yàn)證 ，目前處于流片階段 ， 其他系列產(chǎn)品的設(shè)計(jì)均按型譜項(xiàng)目的進(jìn)度要求正在進(jìn)行中。 關(guān)鍵詞： FPGA 可動態(tài)配置 I/O 多 標(biāo)準(zhǔn) 5V 容許 WeakKeeper ABSTRACT III ABSTRACT FPGA was the abbreviation of the Field Programmable Gate Array .It was base on the programmable divices ,such as PAL and offset the ASIC39。 作為專用集成電路 (ASIC)領(lǐng)域中的一種半定制電路， 該產(chǎn)品 既解決了定制電路的不足，又克服了原有 類型的 可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA 采用了邏輯單元陣列 LCA(Logic Cell Array)這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB(Configurable Logic Block)、輸出輸入模塊 IOB(Input Output Block)和 內(nèi)部連線 (Interconnect)三個(gè)主要部分。 因此對于 投入 實(shí)際應(yīng)用的 FPGA 產(chǎn)品 而言 ， 模擬電路的設(shè)計(jì) 是至關(guān) 重要 的 。由于外資的巨大貢獻(xiàn)，中國的整機(jī) 制造 產(chǎn)業(yè) (包括計(jì)算機(jī)、通信設(shè)備制造和視聽產(chǎn)業(yè) )仍 具 有較強(qiáng)的國際競爭力，而本土 的 元器件 研發(fā) 產(chǎn)業(yè)在全球所占的份額則十分有限。因此，從某種意義上來講， 中國電子產(chǎn)業(yè)的基礎(chǔ)研發(fā)能力大而不強(qiáng)。對于實(shí)際的 FPGA 芯片設(shè)計(jì)，尤其是商業(yè)化FPGA 芯片中模擬電路的設(shè)計(jì)與研究 尚未有成功先例 。 電子科技大學(xué)碩士學(xué)位論文 2 現(xiàn)場可編程門陣列簡介 所謂現(xiàn)場可編程門陣列 (FPGA)是指可以方便地通過實(shí)時(shí)下載不同的配置位流文件 (bit stream)，而實(shí)現(xiàn)不同邏輯功能的門陣列芯片。這種器件兼容了 PLD 和通用門陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。與 PAL、 GAL 器件相比，它的優(yōu)點(diǎn)是可以實(shí)時(shí)地對內(nèi)置的 SRAM 或 EPROM 編程，以實(shí)時(shí)地改變器件功能，實(shí)現(xiàn)現(xiàn)場可編程 (基于 EPROM 型 )或在線重配置 (基于 SRAM 型 )。 FPGA 通常包含三類可編程資源：可編程邏輯功能塊 、 可編程 I/O 塊和可編程互連?？删幊虄?nèi)部互連包括各種長度的線段和編程連接開關(guān)，它們將各個(gè)可編程邏輯塊或 I/O 塊連接起來，構(gòu)成特定功能的電路。目前，在市場上比較常用的是 Xilinx 和 Altera 公司的 FPGA 器件。 FPGA 的發(fā)展推動了 先進(jìn)制造工藝和封裝工藝 的出現(xiàn) ，通過全定制的電路和版圖設(shè)計(jì)方法 所進(jìn)行的 設(shè)計(jì) 優(yōu)化， 使 FPGA 在邏輯密度、性能、功能和功耗方面得到大幅 改善 ，成本顯著下降。 第一章 緒 論 3 SRAM 編程技術(shù)介紹 通過對 熔絲 、 EPROM、 EEPROM、 SRAM，反熔絲和 Flash 等可編程技術(shù)的研究，總結(jié)可編程邏輯器件可編程 技術(shù) 的特性，見表 11。基于該種編程技術(shù)的 FPGA 的 可編程互聯(lián)、可編程 I/O、 CLB 單元的的配置信息都存儲于 SRAM 陣列中。 圖 11 5 管 SRAM 配置單元 SRAM 技術(shù)的優(yōu)點(diǎn)是采用標(biāo)準(zhǔn) CMOS 工藝，可重復(fù)設(shè)計(jì)和在系統(tǒng)可重配置。所以在使用 SRAM 型 FPGA時(shí)需要外掛存儲單元 (通常是 PROM)，這樣 在每次上電時(shí)，從存儲器中裝載配置數(shù)據(jù)。 由于本次課題采用的制造工藝是標(biāo)準(zhǔn) CMOS工藝，所以選擇 SRAM做為 FPGA內(nèi)部各個(gè)配置點(diǎn)配置信息的存儲單元，并且結(jié)合 SRAM 在系統(tǒng)可重配置的特性，利用模擬電路的設(shè)計(jì)方法，實(shí)現(xiàn)兼容多種接口標(biāo)準(zhǔn)的在線可重配置 I/O 接口電路的設(shè)計(jì)。 ASIC 是專用集成電路的英文簡稱。一般說來， ASIC 主要針對大批量生產(chǎn)的專用產(chǎn)品，以盡可能的降低生產(chǎn)設(shè)計(jì)成本。但是隨著 FPGA 在性能、密度上的提升，以及芯片制造工藝的改進(jìn)導(dǎo)致的 NRE 成本激增，使 ASIC 的市場逐漸被 FPGA 所占據(jù)。不考慮性能的情況下，對于實(shí)現(xiàn)相同的邏輯功能而言，沒有使用硬核的 FPGA 比 ASIC 面積大 35 倍，動態(tài)功耗增加 14 倍以上。硬核的使用大大降低了 FPGA 的芯片面積和動態(tài)功耗，但是對于 芯片速度的提升而言影響不是很明顯，因此要根據(jù)具體的應(yīng)用要求來選擇合適的 FPGA 使用方法。在相同性能的條件下，使用硬核的 FPGA 和 ASIC 相比，面積增大 5 倍，動態(tài)功耗增大 ～ 12 倍，速度慢 ～ 倍 [4]。因此，在當(dāng)今的 FPGA 設(shè)計(jì)中越來越多的嵌入式硬核被加入到 FPGA 結(jié)構(gòu)中去，最常見的有高速 I/O 接口電路、 RAM 陣列、硬件乘法器和 DLL 單元。它還具有靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改?？梢院敛豢鋸埖闹v， FPGA能完成任何數(shù)字器件的功能，上至高性能 CPU,下至簡單的 74 電路，都可以用 FPGA來實(shí)現(xiàn)。通過軟件仿真，可以事先驗(yàn)證設(shè)計(jì)的正確性。使用 FPGA 來開發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少 PCB 面積，提高系統(tǒng)的可靠性。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。掉電 后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM 即可。因此， FPGA 的使用非常靈活。 綜合以上各方面， ASIC 在產(chǎn)品生產(chǎn)規(guī)模比較大時(shí)，能夠在降低生產(chǎn)成本方面有一定的優(yōu)勢。同時(shí)，由于沒有 NRE 成本，因此可以充分地進(jìn)行設(shè)計(jì)開發(fā)和驗(yàn)證。綜合看來， FPGA 更加符合未來電子行業(yè)的發(fā)展，在未來必將得到更為廣泛的應(yīng)用，并將逐步取代 ASIC，在電子產(chǎn)業(yè)中發(fā)揮巨大的作用。 采用 FPGA 可快速 替代 原有的成熟 板級 電路 系統(tǒng) ，從而 大大 減小整機(jī)重量，且無需承擔(dān)投片風(fēng)險(xiǎn)， 利用 最 少的成本實(shí)現(xiàn) 軍用裝備 ―減重增程 ‖的目標(biāo)。所以，整機(jī)設(shè)計(jì)采用 FPGA 的方案，技術(shù)風(fēng)險(xiǎn)更小、開發(fā)周期更短，資金投入 更 小，節(jié)省了許多潛在的 故障檢測 花費(fèi)。一方面