【正文】 RCC（ Reset and Clock Configuration， 復(fù)位和時(shí)鐘配置 ） 寄存器組 開(kāi)始。 vu32 CFGR。 vu32 APB2RSTR。 vu32 AHBENR。 vu32 APB1ENR。 vu32 CSR。 RCC復(fù)位和時(shí)鐘配置 寄存器組 /* Peripheral base address in the bitband region */ define PERIPH_BASE ((u32)0x40000000) /* Peripheral memory map */ define APB1PERIPH_BASE PERIPH_BASE define APB2PERIPH_BASE (PERIPH_BASE + 0x1 0000) define AHBPERIPH_BASE (PERIPH_BASE + 0x2 0000) define RCC_BASE (AHBPERIPH_BASE + 0x1000) ifdef _RCC define RCC ((RCC_TypeDef *) RCC_BASE) endif /*_RCC */ ? 該宏定義的功能：在程序中，所有寫(xiě) RCC的地方，編譯器的 預(yù)處理程序，都將它替換為： ((RCC_TypeDef *) 0x40021000) 枚舉類(lèi)型 ErrorStatus 在文件“ ”中，包含 typedef enum {ERROR=0, SUCCESS=! ERROR} ErrorStatus。 ? RCC_Configuration（復(fù)位和時(shí)鐘設(shè)置） 函數(shù)：在“ ”中 ErrorStatus HSEStartUpStatus。 RCC system reset*/ RCC_DeInit()。 /*等待 HSE外部高速時(shí)鐘晶振 穩(wěn)定 ，或者在超時(shí)的情況下退出 ， Wait till HSE is ready */ HSEStartUpStatus = RCC_WaitForHSEStartUp()。 /*設(shè)置高速 PCLK2時(shí)鐘 (即 APB2 clock)= = AHB時(shí)鐘 /2 = 24 MHz， PCLK2 = HCLK/2 */ RCC_PCLK2Config(RCC_HCLK_Div2)。 //RCC_HCLK_Div4: APB1 clock = HCLK/4=12MHz,此處不同于鷗鵬公司的程序（ =36MHz） /*設(shè)置 Flash 延時(shí)時(shí)鐘周期數(shù)：為 2 */ FLASH_SetLatency(FLASH_Latency_2)。 /* 利用鎖相環(huán)將 HSE外部 8MHz晶振 6倍頻到 48 MHz。 //此處不同于鷗鵬公司的程序 :PLLCLK = 8MHz * 6 = 48 MHz /* Enable PLL */ RCC_PLLCmd(ENABLE)。 //選擇 PLLCLK作為SYSCLK,所以 SYSCLK為 48 MHz /* Wait till PLL is used as system clock source */ while(RCC_GetSYSCLKSource() != 0x08) { } } /* Enable peripheral clocks */ /* GPIOA, GPIOB and SPI1 clock enable */ RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA | RCC_APB2Periph_GPIOB | RCC_APB2Periph_SPI1, ENABLE)。 } 枚舉類(lèi)型 變量 /*設(shè)置低速 PCLK1時(shí)鐘 (即 APB1 clock)= AHB時(shí)鐘 /4=12 MHz ， PCLK1 = HCLK/4 */ RCC_PCLK1Config(RCC_HCLK_Div4)。 /* Enable Flash Prefetch Buffer預(yù)取指令指令緩沖區(qū)， 這 2句與 RCC沒(méi)有關(guān)系 */ FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable)。 PLLCLK = 8MHz * 6 = 48 MHz */ RCC_PLLConfig ( RCC_PLLSource_HSE_Div1, RCC_PLLMul_6)。 /* Wait till PLL is ready，等待 鎖相環(huán) 輸出 穩(wěn)定 */ while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET) { } /* Select PLL as system clock source */ //選擇 PLLCLK作為 SYSCLK,所以 SYSCLK為 48 MHz RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK)。 /* Enable GPIOC, GPIOD clock */ RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOC| RCC_APB2Periph_GPIOD, ENABLE)。 /******************************************************************************* * Function Name : RCC_DeInit * Description : Resets the RCC clock configuration to the default reset state. * Input : None * Output : None * Return : None *******************************************************************************/ void RCC_DeInit(void) { /* Set HSION bit */ RCCCR |= (u32)0x00000001。= (u32)0xF8FF0000。= (u32)0xFEF6FFFF。= (u32)0xFFFBFFFF。= (u32)0xFF80FFFF。 } STM32單片機(jī) I/O端口配置 STM32單片機(jī)的 I/O端口 和管腳 STM32單片機(jī)的 I/O端口配置 STM32單片機(jī)的 I/O端口 和管腳 STM32單片機(jī) 最多有 7個(gè) 16位 的并行 I/O端口 ：PA、 PB、 PC、 PD、 PE、 PF、 PG。 PA口 16腳 PB口16腳 PC口3腳 PD口2腳 STM32F103CBT6 包含 4個(gè)端口： PA口 、 PB口、 PC口、 PD口， 共有 37個(gè) I/O管腳 : PA口 16腳 + PB口 16腳 + PC口 3腳 + PD口 2腳。 ② 兩個(gè) 32位的數(shù)據(jù)寄存器（ GPIOx_IDR， GPIOx_ODR) (GPIOx_IDR) (x=A..G)： GPIOx input data register ③ 一個(gè) 32位的置位 /復(fù)位寄存器 (GPIOx_BSRR) (GPIOx_BSRR) (x=A..G): GPIOx bit set/reset register ④ 一個(gè) 16位的復(fù)位寄存器 (GPIOx_BRR) ⑤ 一個(gè) 32位的鎖定寄存器 (GPIOx_LCKR) (GPIOx_LCKR) (x=A..G): GPIOx configuration lock register 在 MCS51單片機(jī)中，每個(gè) IO端口 :只有 1個(gè)設(shè)置寄存器 P0端口： P0端口寄存器 P0, P1端口： P1端口寄存器 P1, P2端口： P2端口寄存器 P2, P3端口： P3端口寄存器 P3。 MCS51單片機(jī)的特殊功能寄存器 在 固件函數(shù)庫(kù) 的 “ ”文件中， 對(duì)應(yīng)的定義 ： /* General Purpose IO */ typedef struct { vu32 CRL。 vu32 IDR。 vu32 BSRR。 vu32 LCKR。 //用結(jié)構(gòu)體 GPIO_TypeDef定義 GPIOx端口 ,（即定義 GPIOx端口的 7個(gè)設(shè)置寄存器） STM32單片機(jī)的 I/O端口配置 在使用 GPIO端口時(shí)， 首先要使能該外設(shè)對(duì)應(yīng)的時(shí)鐘 GPIOx 端口 定義 GPIO_Pin_x 管腳 定義 GPIO_InitTypeDef 初始化端