【文章內(nèi)容簡介】 PB口16腳 PC口3腳 PD口2腳 STM32F103CBT6 包含 4個端口： PA口 、 PB口、 PC口、 PD口， 共有 37個 I/O管腳 : PA口 16腳 + PB口 16腳 + PC口 3腳 + PD口 2腳。 ? STM32單片機的 I/O端口 和管腳： 以 STM32F103Cx為例 每個 GPIOx端口 :共有 7個設(shè)置寄存器 ① 兩個 32位的配置寄存器 (GPIOx_CRL， GPIOx_CRH) (GPIOx_CRL) (x=A..G): GPIOx configuration register low, GPIOx端口低配置寄存器，用于配置 GPIOx端口的第 0位～第 7位。 ② 兩個 32位的數(shù)據(jù)寄存器（ GPIOx_IDR， GPIOx_ODR) (GPIOx_IDR) (x=A..G)： GPIOx input data register ③ 一個 32位的置位 /復位寄存器 (GPIOx_BSRR) (GPIOx_BSRR) (x=A..G): GPIOx bit set/reset register ④ 一個 16位的復位寄存器 (GPIOx_BRR) ⑤ 一個 32位的鎖定寄存器 (GPIOx_LCKR) (GPIOx_LCKR) (x=A..G): GPIOx configuration lock register 在 MCS51單片機中，每個 IO端口 :只有 1個設(shè)置寄存器 P0端口： P0端口寄存器 P0, P1端口： P1端口寄存器 P1, P2端口： P2端口寄存器 P2, P3端口： P3端口寄存器 P3。 對應 STM32單片機的 數(shù)據(jù)寄存器 ② 兩個 32位的數(shù)據(jù)寄存器（ GPIOx_IDR， GPIOx_ODR) (GPIOx_IDR) (x=A..G)： GPIOx input data register MCS51單片機 I0端口的輸入、輸出數(shù)據(jù)寄存器 共用 1個寄存器 Px，而 STM32單片機的輸入、輸出數(shù)據(jù) 寄存器是 分開的。 MCS51單片機的特殊功能寄存器 在 固件函數(shù)庫 的 “ ”文件中， 對應的定義 ： /* General Purpose IO */ typedef struct { vu32 CRL。//configuration register low(GPIOx_CRL)(x=A…E) vu32 CRH。 vu32 IDR。 vu32 ODR。 vu32 BSRR。 vu32 BRR。 vu32 LCKR。 } GPIO_TypeDef。 //用結(jié)構(gòu)體 GPIO_TypeDef定義 GPIOx端口 ,（即定義 GPIOx端口的 7個設(shè)置寄存器） STM32單片機的 I/O端口配置 在使用 GPIO端口時， 首先要使能該外設(shè)對應的時鐘 GPIOx 端口 定義 GPIO_Pin_x 管腳 定義 GPIO_InitTypeDef 初始化端口參數(shù) 定義 GPIO_Init 初始化端口 定義 GPIO編程 步驟 編程時， GPIOx端口的具體配置是從 GPIOA、 GPIOB、GPIOC、 GPIOD、 或 GPIOE寄存器組 開始。首先，在固件庫中， 用結(jié)構(gòu)體 GPIO_TypeDef定義 GPIOx端口 ,（即定義 GPIOx端口的 7個設(shè)置寄存器） : 在文件“ ”中，定義如下： /* General Purpose IO */ typedef struct { vu32 CRL。//configuration register low32(GPIOx_CRL)(x=A…E) vu32 CRH。 vu32 IDR。 vu32 ODR。 vu32 BSRR。 vu32 BRR。 vu32 LCKR。 } GPIO_TypeDef。 //用結(jié)構(gòu)體 GPIO_TypeDef定義 GPIOx端口 //或稱 用結(jié)構(gòu)體 GPIO_TypeDef定義 GPIOx寄存器組 GPIOx端口的 7個設(shè)置寄存器 端口配置低寄存器 (GPIOx_CRL) (x=A..E) ： 表 ：端口位配置表 配置模式 CNF1 CNF0 MODE[1:0] PxODR寄存器 通用輸出 推挽 0 0 01 10 11 參照 表 0或 1 開漏 1 0或 1 復用功能 輸出 推挽 1 0 任意 開漏 1 任意 輸入 模擬輸入 0 0 00 任意 輸入浮空 1 任意 輸入下拉 1 0 0 輸入上拉 1 表 ：輸出模式位 MODE[1:0] 含義 00 保留 01 最大輸出速率 10MHz 10 最大輸出速率 2MHz 11 最大輸出速率 50MHz define GPIOA_BASE (APB2PERIPH_BASE + 0x0800) define GPIOB_BASE (APB2PERIPH_BASE + 0x0C00) define GPIOC_BASE (APB2PERIPH_BASE + 0x1000) define GPIOD_BASE (APB2PERIPH_BASE + 0x1400) define GPIOE_BASE (APB2PERIPH_BASE + 0x1800) define GPIOF_BASE (APB2PERIPH_BASE + 0x1C00) define GPIOG_BASE (APB2PERIPH_BASE + 0x2022) GPIOA、 GPIOB、 GPIOC、 GPIOD、 或 GPIOE寄存器組 的首地址： /* Peripheral base address in the bitband region */ define PERIPH_BASE ((u32)0x40000000) /* Peripheral memory map */ define APB1PERIPH_BASE PERIPH_BASE define APB2PERIPH_BASE (PERIPH_BASE + 0x10000) define AHBPERIPH_BASE (PERIPH_BASE + 0x20220) 0x40011000 0x40010800 0x40010C00 0x40011400 0x40011800 0x40011C00 0x40012022 ifdef _GPIOA define GPIOA ((GPIO_TypeDef *) GPIOA_BASE) endif /*_GPIOA */ ifdef _GPIOB define GPIOB ((GPIO_TypeDef *) GPIOB_BASE) endif /*_GPIOB */ ifdef _GPIOC define GPIOC ((GPIO_TypeDef *) GPIOC_BASE) endif /*_GPIOC */ ifdef _GPIOD define GPIOD ((GPIO_TypeDef *) GPIOD_BASE) endif /*_GPIOD */ ifdef _GPIOE define GPIOE ((GPIO_TypeDef *) GPIOE_BASE) endif /*_GPIOE */ ifdef _GPIOF define GPIOF ((GPIO_TypeDef *) GPIOF_BASE) endif /*_GPIOF */ ifdef _GPIOG define GPIOG ((GPIO_TypeDef *) GPIOG_BASE) endif /*_GPIOG */ 在文件“ ”中，定義 GPIO_Pin_x 管腳 定義： /* Exported constants */ /* GPIO pins define */ define GPIO_Pin_0 ((u16)0x0001) /* Pin 0 selected */ define GPIO_Pin_1 ((u16)0x0002) /* Pin 1 selected */ define GPIO_Pin_2 ((u16)0x0004) /* Pin 2 selected */ define GPIO_Pin_3 ((u16