【正文】 個(gè)異步串口（ SIO），每個(gè)SIO可以操作在中斷模式或 DMA模式，支持波特率最大為, 每個(gè) SIO通道包含都有一個(gè) 16字節(jié)的接收與發(fā)送 FIFO緩沖區(qū)。每個(gè) UART能將從 RXD端接收的串行數(shù)據(jù)轉(zhuǎn)換為并行的數(shù)據(jù)。 14 ? 檢錯(cuò)是接收端檢測(cè)在數(shù)據(jù)字或包傳輸過程中可能發(fā)生的錯(cuò)誤的能力。位錯(cuò)誤就是數(shù)據(jù)字或包中有一個(gè)位接受不正確，即 1變?yōu)?0或 0變?yōu)?1。如果檢測(cè)到錯(cuò)誤，糾錯(cuò)（ error correction）就是通過接收器和發(fā)送器合作以更正錯(cuò)誤的能力。以下討論總線協(xié)議中常用的奇偶校驗(yàn)（ parity）以及校驗(yàn)和 (checksum)檢錯(cuò)算法。一個(gè)數(shù)據(jù)包含有多個(gè)數(shù)據(jù)字。使用校驗(yàn)和時(shí)，每個(gè)包要增加一個(gè)字，目的也是幫助檢錯(cuò)。同樣地，不是所有的錯(cuò)誤組合都可以用這種方式檢測(cè)到。 15 ? 在一般的微處理器中都集成了 TTL 電平的串行接口，可以直接使用，為了和標(biāo)準(zhǔn) RS232C串行設(shè)備通信，采用了一塊 SP3243或MAX3223芯片用于電平的轉(zhuǎn)換。 RS232串行接口電路設(shè)計(jì) 16 RS232電平 ? 232電平或者說串口電平，有的甚至說計(jì)算機(jī)電平，所有的這些說法，指得都是計(jì)算機(jī) 9針串口 （ RS232）得電平，采用負(fù)邏輯， ? － 15v ~ － 3v 代表 1 ? ＋ 3v ~ ＋ 15v 代表 0 17 RS232 串口電路的設(shè)計(jì)（ 9線方式） 18 RS232 串口電路的設(shè)計(jì)（ 3線方式） 19 RS485電平和 RS422電平 ? 由于兩者均采用 差分傳輸（平衡傳輸）的方式，所以他們的電平方式，一般有兩個(gè)引腳 A,B 發(fā)送端 AB間的電壓差 ? ＋ 2 ～ ＋ 6v 1 ? － 2 ～ － 6v 0 接收端 AB間的電壓差 ? 大于 ＋ 200mv 1 ? 小于 － 200mv 0 定義邏輯 1為 BA的狀態(tài) 定義邏輯 0為 AB的狀態(tài) ? AB之間的電壓差不小于 200mv 20 一對(duì)一的接頭的情況下 ? RS232 可做到雙向傳輸，全雙工通訊 最高傳輸速率 20kbps ? RS422 只能做到單向傳輸，半雙工通訊，最高傳輸速率 10Mbps ? RS485 雙向傳輸，半雙工通訊 , 最高傳輸速率 10Mbps 21 現(xiàn)在常用的電平標(biāo)準(zhǔn)有 TTL、 CMOS、 LVTTL、 LVCMOS、 ECL、PECL、 LVPECL、 RS23 RS485等，還有一些速度比較高的 LVDS、 GTL、 PGTL、 CML、 HSTL、 SSTL等。 ? TTL： TransistorTransistor Logic 三極管結(jié)構(gòu)。 因?yàn)? 5V之間還有很大空閑，對(duì)改善噪聲容限并沒什么好處，又會(huì)白白增大系統(tǒng)功耗，還會(huì)影響速度。也就是后面的LVTTL。 ? LVTTL： Vcc： ； VOH=； VOL=； VIH=2V； VIL=。 更低的 LVTTL不常用就先不講了。 TTL使用注意： TTL電平一般過沖都會(huì)比較嚴(yán)重，可能在始端串 22歐或 33歐電阻； TTL電平輸入腳懸空時(shí)是內(nèi)部認(rèn)為是高電平。 TTL輸出不能驅(qū)動(dòng) CMOS輸入。 ? Vcc： 5V； VOH=； VOL=；VIH=； VIL=。對(duì)應(yīng) LVTTL，出現(xiàn)了 LVCMOS，可以與 LVTTL直接相互驅(qū)動(dòng)。 ? LVCMOS： Vcc： ； VOH=2V； VOL=； VIH=；VIL=。 23 其它串行接口 ? ECL： Emitter Coupled Logic 發(fā)射極耦合邏輯電路 (差分結(jié)構(gòu) ) Vcc=0V； Vee： ； VOH=； VOL=； VIH=； VIL=。但是功耗大，需要負(fù)電源。 ? PECL： Pseudo/Positive ECL Vcc=5V； VOH=； VOL=； VIH=； VIL= ? LVPELC： Low Voltage PECL Vcc=； VOH=； VOL=； VIH=；VIL= ECL、 PECL、 LVPECL使用注意：不同電平不能直接驅(qū)動(dòng)。以上三種均為射隨輸出結(jié)構(gòu)，必須有電阻拉到一個(gè)直流偏置電壓。但兩種方式工作后直流電平都在 。 ? LVDS： Low Voltage Differential Signaling ? 差分對(duì)輸入輸出，內(nèi)部有一個(gè)恒流源 ，在差分線上改變方向來表示 0和 1。 350mV的差分電平。 100歐電阻離接收端距離不能超過 500mil，最好控制在 300mil以內(nèi)。如果感興趣的話可以聯(lián)系我。三極管結(jié)構(gòu)，也是差分線，速度能達(dá)到 3G以上。 ? GTL：類似 CMOS的一種結(jié)構(gòu)，輸入為比較器結(jié)構(gòu)，比較器一端接參考電平，另一端接輸入信號(hào)。 ? Vcc=； VOH=； VOL=； VIH=； VIL= ? PGTL/GTL+： ? Vcc=； VOH=； VOL=； VIH=； VIL= ? HSTL是主要用于 QDR存儲(chǔ)器的一種電平標(biāo)準(zhǔn)：一般有 Vamp。CCIO=Vamp。amp。CCIO= 。對(duì)參考電平要求比較高(1%精度 )。和 HSTL基本相同。not。not。對(duì)參考電平要求比較高 (1%精度 ),HSTL和 SSTL大多用在 300M以下 . 26 嵌入式開發(fā)板與 PC機(jī)的串行通訊 嵌入式開發(fā)板和 PC機(jī)的通訊電纜可以按照如圖所示的方式連接。但由于 RS232標(biāo)準(zhǔn)所定的高低電平與嵌入式系統(tǒng)所用的LVTTL定義的高低信號(hào)完全不同， LVTTL的標(biāo)準(zhǔn)所定義邏輯 1對(duì)應(yīng) 2V~，邏輯 0對(duì)應(yīng) 0V~，而RS232C標(biāo)準(zhǔn)采用負(fù)邏輯方式，邏輯 1對(duì)應(yīng) 3V~15V電平，邏輯 0對(duì)應(yīng) +3V~+15V電平，顯然兩者之間要進(jìn)行通信必須經(jīng)過信號(hào)電平的轉(zhuǎn)換，常使用的電平轉(zhuǎn)換電路為 MAX3223。 1996年 2月發(fā)布第一個(gè)規(guī)范版本 ，2020年 4月發(fā)布告訴模式版本 ，相應(yīng)的設(shè)備傳輸速率也從 12Mbps的全速提高到如今的 480Mbps的高速。 28 ? USB主要有如下優(yōu)點(diǎn)： ? 支持即插即用：允許外設(shè)在主機(jī)和其他外設(shè)工作是進(jìn)行連接配置、使用及移除。支持熱插拔，設(shè)備不需重新啟動(dòng)便可以工作； ? 傳輸速率高。在 USB ，它可以用 USB USB 。 ? 連接方便、易于擴(kuò)展。如串行口和并行口等，使 PC與外設(shè)之間的連接更容易實(shí)現(xiàn)。 ? 獨(dú)立供電。不同設(shè)備之間基本可以共享接口電纜。 29 USB設(shè)備最大的特點(diǎn)就是即插即用，這是因?yàn)?USB協(xié)議規(guī)定在主機(jī)啟動(dòng)或 USB設(shè)備插入系統(tǒng)時(shí)都要對(duì)設(shè)備進(jìn)行配置。從而主機(jī)知道了設(shè)備的情況以及該如何與設(shè)備通訊，并為設(shè)備設(shè)置一個(gè)唯一的地址。對(duì)于標(biāo)準(zhǔn) USB設(shè)備，操作系統(tǒng)帶有它的驅(qū)動(dòng)，而不需要編寫專門的主機(jī)驅(qū)動(dòng)程序。 ? 在嵌入式系統(tǒng)中一般要擴(kuò)展出主和從兩個(gè) USB接口。其 Device USB接口可與 PC機(jī)上的 USB 連接進(jìn)行程序下載通信等功能。 30 USB接口電路 31 JTAG 接口與在線調(diào)試 ? 1） JTAG接口簡(jiǎn)介 ? 傳統(tǒng)的調(diào)試工具及方法存在過分依賴芯片引腳的特點(diǎn)，不能再處理器高速運(yùn)行時(shí)正常工作，并且還有占用資源、不能實(shí)時(shí)跟蹤和設(shè)置斷點(diǎn)、價(jià)格過高等弊病。 ? JTAG（ Joint Test Action Group，聯(lián)合測(cè)試行動(dòng)小組）是一種國際標(biāo)準(zhǔn)測(cè)試協(xié)議（ ），主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)仿真、調(diào)試， JTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專門的測(cè)試電路 TAP（ Test Access Port,測(cè)試訪問口 )，通過專用的 JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。 JTAG接口還常用于實(shí)現(xiàn) ISP（ InSystem Programmable 在線編程）功能，如對(duì) Flash 器件進(jìn)行編程等，通過 JTAG接口，可對(duì)芯片內(nèi)部的所有部件進(jìn)行訪問，因而是開發(fā)調(diào)試嵌入式系統(tǒng)的一種簡(jiǎn)潔高效的手段。 32 ? JTAG的出現(xiàn)可以使得集成電路直接固定在 PCB板上，無需插座。在微處理器中，可以通過 JTAG直接控制 ARM的內(nèi)部總線， I/O口等信息，從而達(dá)到調(diào)試的目的。具體的包括有如下幾方面： （ 1）可以提供各引腳的采樣，并可強(qiáng)制引腳輸出用以測(cè)試外圍芯片。特別為表面貼元件提供了方便。 （ 4）可以軟件下載、執(zhí)行、調(diào)試和控制，為復(fù)雜的跟蹤調(diào)試提供路徑。 基本特征：符合 IEEE ；支持全系列的 ARM處理器 如 ARM ARM ARM Xscale等 支持多種目標(biāo)平臺(tái) ATMEL、 Sumsung、 Intel、 Philip、Sharp等 除 JTAG掃描鏈外，不占用目標(biāo)板上任何資源。其內(nèi)部主要是由 JTAG狀態(tài)機(jī)和JTAG掃描鏈的組成。 不管 JTAG狀態(tài)機(jī)處于哪個(gè)狀態(tài) ， 當(dāng)TMS信號(hào)等于邏輯 1的時(shí)候 ， 連續(xù) 5個(gè)時(shí)鐘信號(hào)以后 ， JTAG狀態(tài)機(jī)必然回到 Testlogic Reset狀態(tài) 。 ? JTAG鏈的組成：每一條 JTAG鏈?zhǔn)怯扇舾蓚€(gè) JTAG的掃描單元串連組成的 ， 每一個(gè)掃描單元都可以配置成捕獲外部信號(hào)的輸入單元或者對(duì)外的輸出單元 。 ? 35 ? JTAG鏈的工作過程 是將被測(cè)芯片內(nèi)部所有的引腳通過邊界掃描單元 (BSC） 串接起來 ， 從 JTAG的數(shù)據(jù)輸入信號(hào) TDI引入 ， 在數(shù)據(jù)輸出信號(hào) TDO上引出 。 在進(jìn)入調(diào)試狀態(tài) ， 調(diào)試指令和數(shù)據(jù)從 TDI進(jìn)入 ， 沿著測(cè)試鏈通過測(cè)試單元送到芯片的各個(gè)引腳和測(cè)試寄存器中 ， 通過不同的測(cè)試指令來完成不同的測(cè)試功能 。 但是 JTAG通過串行方式依次傳遞數(shù)據(jù) ， 速度比較慢 ， 只能進(jìn)行軟件斷點(diǎn)級(jí)別的調(diào)試 ， 自身還不能完成實(shí)時(shí)跟蹤和多種事件觸發(fā)等復(fù)雜調(diào)試功能 。 ? JTAG仿真器 通過 ARM芯片的 JTAG邊界掃描口與 ARM核進(jìn)行通信，不占用目標(biāo)板的資源，是目前使用最廣泛的調(diào)試手段。但結(jié)構(gòu)較復(fù)雜，價(jià)格較貴，通常用于 ARM硬件開發(fā)中。 JTAG接口：支持 14針或 20針 JTAG接頭。 JTAG時(shí)鐘速率可調(diào)：最大可達(dá) 10MHz；可滿足多種用戶需要。 支持通過網(wǎng)絡(luò)連接使用；支持多內(nèi)核系統(tǒng) （ 1） ARM JTAG Emulator 特點(diǎn) 43 仿真開發(fā)工具 44 （ 3）建立開發(fā)環(huán)境 搭建硬件平臺(tái) 連接好目標(biāo)板電源，將 ARM JTAG的一端與開發(fā)主機(jī)并口連接，另一端接與目標(biāo)板的 JTAG接口。宿主機(jī)調(diào)試器只發(fā)送宏觀的命令，比如： 程序運(yùn)行、終止；讀些內(nèi)存、 ARM寄存器等。調(diào)試手段可采用如下兩種方式。 ? Angel調(diào)試：協(xié)議轉(zhuǎn)換器可以直接做為目標(biāo)板的一部分。 ? Angel可以節(jié)省專門的 JTAG仿真器，但是，它需要軟件，或者是嵌入式操作系統(tǒng)的支持，做不到完全的實(shí)時(shí)仿真。 48 ? 在調(diào)試目標(biāo)系統(tǒng)時(shí)，首先要通過一定的方式使目標(biāo)系統(tǒng)進(jìn)入調(diào)試狀態(tài)。 ARM7TDMI可以通過下面的方式進(jìn)入調(diào)試狀態(tài)： ? 通過設(shè)置程序斷點(diǎn)（ breakpoint）； ? 通過設(shè)置數(shù)據(jù)斷點(diǎn)（ watchpoint）； ? 相應(yīng)外部請(qǐng)求進(jìn)入調(diào)試狀態(tài)； ? 在目標(biāo)程序中特定的位置設(shè)置斷點(diǎn)后，當(dāng)該位置處的指令進(jìn)入指令流水線時(shí)， ARM7TDMI內(nèi)核將該指令表示為斷點(diǎn)指令。這時(shí)，用戶就可以執(zhí)行需要的調(diào)試功能。 49 3） JTAG（ 14針）接口電路圖 50 A/D轉(zhuǎn)換接口 ? 模數(shù)轉(zhuǎn)換器（ ADC或 A/D）將模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)，而數(shù)模轉(zhuǎn)換器（ DAC或 D/A）正好相反。模擬信號(hào)是具有連續(xù)值的信號(hào)，例如溫度或速度，其可能值有無限多；數(shù)字信號(hào)是具有離散值的信號(hào)，例如整數(shù)，在計(jì)算系統(tǒng)中，數(shù)字信號(hào)可以用二進(jìn)制編碼表示。 51 ? 例如 S3C440BX芯片內(nèi)部就自帶一個(gè)８路 A/D轉(zhuǎn)換器，其內(nèi)部由 8通道多路復(fù)用模擬輸入端、自動(dòng)調(diào)零比較器、時(shí)鐘發(fā)生器、 10位連續(xù)寄存器和輸出寄存器組成。最大轉(zhuǎn)換率為 100Ksps；輸入電壓范圍 ；分辨率 10位；輸入帶寬0100HZ（無采樣 /保持電路 ）。 52 A/D內(nèi)部結(jié)構(gòu)圖 數(shù) 據(jù) 總 線A D C I N T中 斷邏 輯逐 次 逼 近寄 存 器A D 結(jié) 果寄 存 器控 制 邏 輯P S R 預(yù) 分 頻 器D / A 轉(zhuǎn) 換器C O M P+比 較 器M C L KA I N 7 08V c o m1 0模 擬 轉(zhuǎn)換 開 關(guān)A M U XVA D/A 53 ? 逐次逼近型（也稱逐位比較式）的 A/D轉(zhuǎn)換器，主要由逐次逼近寄存器 SAR、 D/A轉(zhuǎn)換器、比較器以及時(shí)序和控制邏輯等部分組成。比較時(shí)，先從 SAR的最高位開始，逐次確定各位的數(shù)碼應(yīng)是 “ 1”還是 “ 0”，其工作過程如下： ? 轉(zhuǎn)換前，先將 SAR寄存器各位清零。如果Vx≥Vc ，說