【正文】 Direct Digital Synthesis DDS)，它是將先進的數(shù)字信號處理理論與方法引入到信號合成領域的一項新技術，它的出現(xiàn)為進一步提高信號的頻率穩(wěn)定度提供了新的解決方法。 直接數(shù)字頻率合成器問世之初，構成 DDS 元器件的速度 的限制和數(shù)字化引起的噪聲這兩個主要缺點阻礙了 DDS 的發(fā)展與實際應用。 信號發(fā)生器是一種常用的信號源 ,廣泛應用于電子測量、自動控制和工程設計等領域。 DDS(直接數(shù)字合成 )技術是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術 ,與傳統(tǒng)的模擬式波形產生法相比 ,它具有相位變換連續(xù)、頻率轉換速度快、分辨率高、穩(wěn)定度高、相 位噪聲小、便于集成、易于調整及控制靈活等多種優(yōu)點。 唐 山 學 院 畢 業(yè) 設 計 2 2 DDS 概要 DDS 介紹 DDS 芯片中主要包括頻率控制寄存器、高速相位累加器和正弦計算器三個部分（如 Q2220）。 DDS 芯片輸出的一般是數(shù)字化的正弦 波，因此還需經過高速 D/A 轉換器和低通濾波器才能得到一個可用的模擬頻率信號。 DDS 的優(yōu)點： ，輸出頻點多，可達 2 的 N 次方個頻點 (N為相位累加器位數(shù) )； ，可達 us 量級； ； ； ，對參考頻率源的相位噪聲有改善作用； ； ，便于集成，體積小，重量輕。但信號源具有許多不同的類型，不同類型的信號源在功能和特性上各不相同，分別適用于許多不同的應用。 DDS 結構 1971 年，美國學者 “A Digital Frequency Synthesizer”文首次提出了以全數(shù)字技術，從相位概念出發(fā)直接合成所需波形的一種新組成原理。近幾年間，隨著微電子 技術的迅速發(fā)展，直接數(shù)字頻率合成器（ Direct Digital Frequency Synthesis 簡稱 DDS 或 DDFS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點成為現(xiàn)代頻率合成技術中的佼佼者。DDS 是直接數(shù)字式頻率合成器（ Direct Digital Synthesizer）的英文縮寫。 直接數(shù)字頻率合成器（ Direct Digital Synthesizer）是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術。 DDS 的原理框圖如下圖21 所示： 圖 21 DDS 原理框圖 其中 K 為頻率控制字、 P 為相位控制字、 W為波形控制字、 fc 為參考時鐘頻率，N 為相位累加器的字長， D 為 ROM 數(shù)據位及 D/A 轉換器的字長。合成的信號波形形狀取決于波形 ROM 中存放的幅度碼，因此用DDS 可以產生任意波形。 DDS 函數(shù)發(fā)生器 一個完整周期的函數(shù)波形被存儲在上面所示的存儲器查找表中。為了輸出一個非常低的頻率，采樣樣本之間的差相位 (Δ)將非常小。則波形的 0 號采樣樣本采得 0 度時刻的正弦波的幅度，而波形的 1 號采樣將采得 1 度時刻的正弦波的幅度，依次類推。一個較快的正弦波可能會有 10 度的 Δ相位。如果采樣率保持恒定，上述較慢的正弦波的頻率將比較快的正弦波慢 10 倍。但是， DDS技術允許通過一個頻率表迅速地改變信號的 Δ相位。函數(shù)發(fā)生器按順序產生每累加器 加法器 加法器 ROM LPF D/A 參考符號 fc N 位 N 位 Sn St 頻率控制字 相位控制字 波形控制字 唐 山 學 院 畢 業(yè) 設 計 4 個定義的頻率段。 DDS 允許函數(shù)發(fā)生器的相位從一級到另一級連續(xù)變化。 有些公司還提供許 多其他利用 DAC 來產生模擬信號的模擬輸出產品。絕大部分的模擬輸出板被用來產生靜態(tài)電壓，而且許多可以被用來產生低頻波形。 DDS 方程為： f0= fc *K/2n， f0 為輸出頻率， fc 為時鐘頻率。因此，只要 n足夠 大， DDS 可以得到很細的頻率間隔。 累加器 相位累加器由 N 位加法器與 N 位寄存器級聯(lián)構成。寄存器將加法器在上一個時鐘作用下繼續(xù)與頻率控制字進行相加。當相位累加器累加滿時就會產生一次溢出，完成一個周期性的動作。令相位加法器的字長為 N，當相位控制字由 0 躍變到 P（ P≠0） 時，波形存儲器的輸入為相位累加器的輸出與相位控制字 P 之和，因而其輸出的幅度編碼相位會增加 P/2N，從而使最后輸出的信號產生相移。由于波形存儲器中的不同波形是分塊存儲的，所以當波形控制字改變時，波形存儲器的輸入為改變相位后的地址與波形控制字 W（波形地址）之和，從而使最后輸出的信號產生和相移。 N 位的尋址唐 山 學 院 畢 業(yè) 設 計 5 ROM 相當于把 0176。的正弦信號離散成具有 2N 個采樣值的序列，若波形ROM 有 D 位數(shù)據位，則 2N 個樣值的幅值 D 位二進制數(shù)值固化在 ROM 中，按照地址的不同可以輸出相應相位的正弦信號的幅值。正弦幅度量化序列S(n)經 D/A 轉換后變成了包絡為正弦波的階梯波 S(t)。 低通濾波器 對 D/A 輸出的階梯波 S(t)進行頻譜分析，可知 S(t)中除主頻 fo 外，還存在分布在 fc、 2fc 等等的兩邊177。因此，為了取出主頻 f0，必須在 D/A 轉換器的輸出端接入截止頻率為 fc/2 的低通濾波器。 對應的相位序列為 fnT?? 2)( ? ?,2,1,0?n （ 23） 從上式可以看出相位序列呈線性，即相鄰的樣值之間的相位增量是一個常數(shù)，圖 22 相位 —幅度變換原理圖 (地址 ) ROM 波形存儲器 相位量化序列 波形幅度量化序列 （數(shù)據） 唐 山 學 院 畢 業(yè) 設 計 6 而且這個常數(shù)僅與信號的頻率 f 有關，相位增量為： fT?2)( ??? （ 24） 因為信號頻率 f 與采樣頻率 cf 之間有以下關系： MKffc? （ 25） 其中 K 與 M 為兩個正整數(shù)，所以相位的增量也可以完成： MKn ?? 2)( ?? （ 26） 由上 式可知，若將 ?2 的相位均勻的分為 M 等份，那么頻率為 MKf ?2? 的余弦信號以頻率 cf 采樣后，它的量化序列的樣品之間的量化相位增量為一個不變值 K 。 可見，通過上述變換不變量 K 將唯一的確定一個單頻率模擬余弦信號 )(tS ： M tKftS c?2cos)( ? （ 29） 該信號的頻率為： MKff c?0 （ 210） 公式（ 210）就是直接數(shù)字頻率合成（ DDS）的方程式，在實際的 DDS 中，一般取 NM 2? ，于是 DDS 方程就可以寫成： 唐 山 學 院 畢 業(yè) 設 計 7 NcKff 20 ? （ 211） 根據公式（ 2－ 11）可知，要得到不同的頻率只要通過改變 K 的具體數(shù)值就可以了，而且還可以得到 DDS 的最小頻率分辨率（最小頻率間隔）為當 1?K 時的輸出頻率： Ncresff 2? （ 212） 可見當參考頻率 cf 始終一定時，其分辨率由相位累加器的位數(shù) N 決定，若取MHzfc 100? ， 32?N ，則 Hzfres ? ，即分辨率可以達到 ，這也是最低的合成頻率，輸出頻率的高精度 DDS 的一大優(yōu)點。由此可見 DDS 的工作頻率帶較寬，可以合成從直流到 的頻率信號，同時它的頻率穩(wěn)定度高 [3]。本文提出的采用 DDS 作為信號發(fā)生核心器件的全數(shù)控函數(shù)信號發(fā)生器設計方案， 根據輸出信號波形類型可設置、輸出信號幅度和頻率可數(shù)控、輸出頻率寬等要求，選用了美國 A/D 公司的 AD9850 芯片，并通過單片機程序控制和處理 AD9850 的 40 位控制字， 從而實現(xiàn)了信號幅度、頻率、類型以及輸出等選項的全數(shù)字控制。信號波形的參數(shù)信息經 STC89C52 控制的 LCD1602顯示。 系統(tǒng)構成如下圖 31 所示。 LCD1602 鍵盤 單片機 AD9850 低通濾波器 信號輸出 唐 山 學 院 畢 業(yè) 設 計 9 4 系統(tǒng)硬件模塊的組成 單片機控制模塊 主控電路中，以單片機為主體，通過分析鍵盤輸入的數(shù)字值，對 AD9850 寫入相應的控制字。 單片機（ Micro Controller，又稱微控制器）是在一塊硅片上集成了各種部件的微型機算計，這些部件包括中央處理器 CPU、數(shù)據存貯器 RAM、程序存貯器 ROM、定時器 /計數(shù)器和多種 I/O 接口電路 。 STC89C52 功能特性描述 STC89C52 是一種低功耗、高性能 CMOS8 位微控制器，具有 8K 在系統(tǒng)可編程 Flash 存儲器。片上 Flash 允許程序存儲器在系統(tǒng)可編程，亦適于常規(guī)編程器。 STC89C52 具有以下標準功能： 8k字節(jié) Flash、 256 字節(jié) RAM、 32 位 I/O 口線、看門狗定時器、 2 個數(shù)據指針、三個 16 位定時器 /計數(shù)器、一個 6 向量 2 級中斷結構、全雙工串行口、片內晶振及時鐘電路?？臻e模式 下， CPU停止工作，允許 RAM、 定時器 /計數(shù)器、串口、中斷繼續(xù)工作。 STC89C52 的引腳結構如圖： 唐 山 學 院 畢 業(yè) 設 計 10 P0 口： P0 口是一個 8 位漏極開路的雙向 I/O 口。對 P0 端口寫 “1”時，引腳用作高阻抗輸入。在這種模式下 ， P0 具有內部上拉電阻。程序校驗時，需要外部上拉電阻。對 P1 端口寫 “1”時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。此外， 和 分別作定時器 /計數(shù)器 2 的外部計數(shù)輸入 （ ）和時器 /計數(shù)器 2 的觸發(fā)輸入 （ ） ，在 flash編程和校驗時 ， P1 口接收低 8位地址字節(jié)。能驅動 4 個 TTL 邏輯電平。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流。在這種應用中， P2 口使用很強的內部上拉發(fā)送 1。 在 flash 編程和校驗時， P2 口也接收高 8 位地址字節(jié) 和一些控制信號。 圖 41 STC89C52 單片機的引腳圖 1 40 VCC 2 3 4 5 6 7 8 9 10 11 12 13 15 14 16 17 19 18 20 39 38 37 36 35 33 34 31 32 30 29 28 26 27 25 24 23 22 21 RST /RXD XTAL2 GND XTAL1 EX_LVD/RST2 ALE NA STC89C52 唐 山 學 院 畢 業(yè) 設 計 11 時鐘電路 圖 42 時鐘電路 XTAL1 是片內振蕩器的反相放大器輸入端， XTAL2 則是輸出端，使用外部振蕩器時，外部振蕩信號應直接加到 XTAL1，而 XTAL2 懸空。晶振的頻率可以在 1MHz24MHz內選擇。 STC89C52 中有一個用于構成內部振蕩器的 高增益反相放大器，引腳 XTAL1 和 XTAL2 分別是該放大器的輸入端和輸出端。片外石英晶體或者陶瓷諧振器及電容 C C2 接在放大器的反饋回路中構成并聯(lián)振蕩電路。 復位電路 AT89C51 的外部復位電路有上電自動復位和手動按鍵復位。手動按鍵復位又分為按鍵電平復位和按鍵脈沖復位。電路圖如下圖所示： 唐 山 學 院 畢 業(yè) 設 計 12 圖 43 復位電路 AD9850 模塊 AD9850 簡介 隨著數(shù)字技術的飛速發(fā)展 ,用數(shù)字控制方法從一個參考頻率源產生多種頻率的技術 ,即直接數(shù)字頻率合 成 (DDS)技術異軍突起。 AD9850 采用先進的 CMOS工藝 ,其功耗在 155mW,擴展工業(yè)級溫度范圍為－ 40～ 80℃ ,采用 28腳 SSOP 表面封裝形式。中層虛線內是一個完整的可編程 DDS 系統(tǒng) ,外層虛線內包含了 AD9850 的主要組成部分 [5]?？删幊?DDS 系統(tǒng)的核心是相位累加器 ,它由一個加法器和一個 N 位相位寄存器組成 , N 一般為 24~32。相位寄存器的輸出與相位控制字相加