【正文】 ............................................................ 42 硬件電路調(diào)試 ........................................................................................................... 42 軟件調(diào)試 ................................................................................................................. 42 實物測試 ................................................................................................................. 43 測試示波器介紹 .................................................................................................. 43 測試數(shù)據(jù) ............................................................................................................ 43 結 論 ............................................................................................................................... 45 參 考 文 獻 ................................................................................................................... 46 附錄 A：系統(tǒng)程序 ......................................................................................................... 47 附錄 B：系統(tǒng)實物圖 ..................................................................................................... 62 致 謝 ............................................................................................................................... 63 1 緒論 1 1 緒論 設計背景 頻率合成技術從 30 年代發(fā)展到現(xiàn)在，已經(jīng)進入成熟階段。由于數(shù)字集成電路的迅猛發(fā)展，集成合成器和數(shù)字計算技術頻率合成方案大量涌現(xiàn)。在現(xiàn)代電子學的各個領域，常常需要高精度且頻率可方便調(diào)節(jié)的信號發(fā)生器。這種能夠產(chǎn)生多種波形，如三角波、鋸齒波、矩形波、正弦波的電路被稱為函數(shù)信號發(fā)生器。 目前廣泛使用的 DDS 芯片很多，本設計采用 AD9835 芯片。 信號發(fā)生器概述 產(chǎn)生模擬信號的傳統(tǒng)方法是采用 RC 或 LC 振蕩器，而它們產(chǎn)生的信號頻率的精度和穩(wěn)定度都很差。 DDS(直接數(shù)字式頻率合成技術 )出現(xiàn)于 20 世紀 70 年代，它是一種全數(shù)字頻率合成技術， 完全沒有振蕩元件和鎖相環(huán)，采用一連串數(shù)據(jù)流經(jīng)過 D/A轉換器產(chǎn)生一個預先設定的模擬信號。由于 DDS 是數(shù)字化高密度集成電路產(chǎn)品，芯片體積小、功耗低，因此可用它構成高性能頻率合成信號源而取代傳統(tǒng)頻率信號源。 攀枝花學院本科畢業(yè)設計（論文） 2 本設計概述 本設計采用 ANALOG 公司的 AD9835 DDS 專用芯片，并由單片機控制合成信號源，設計的技術指標如下： ●頻率范圍 ～ 。 ●頻率穩(wěn)定度 1 107。 ●輸出正弦波。 ●采用 LCD 液晶顯示。 圖 系統(tǒng)結構框圖 2 硬件電路設計 3 2 硬件電路設計 主控芯 片和電路設計 單片機介紹 單片機即單片微型計算機（ Single Chip Microputer）是把組成微型計算機的各種功能部件，包括中央處理單元（ CPU）、隨機存儲器（ RAM）、程序存儲器（ ROM）、定時器 /計數(shù)器及輸入輸出接口等部件都集成在一塊芯片上。單片機按其使用目的可以分為通用和專用兩種類型。用戶可以根據(jù)需要設計成各種不同的單片機控制系統(tǒng)，即有一 個再設計的過程。本設計最終選用了 宏晶科技 的 STC89C52 通用型單片機 。 STC89C51RC 系列單片機是宏晶科技推出的新一代超強抗干擾 /高速 /低功耗的單片機，指令代碼完全兼容傳統(tǒng) 8051 單片機。性能優(yōu)越，價格 便宜。時鐘可以由內(nèi)部方式產(chǎn)生或外部方式產(chǎn)生。定時元件通常采用石英晶體和電容組成的并聯(lián)諧振回路。 外部方式的時鐘電路如圖 （ b） 所示， XTAL2 接地， XTAL1 接外部振蕩器。片內(nèi)時鐘發(fā)生器把振蕩頻率兩分頻，產(chǎn)生一個兩相時鐘 P1 和 P2，供單片機使用。其主要功能是把 PC 初始化為 0000H，使單片機從 0000H 單元開始執(zhí)行 程序。 除 PC 之外，復位操作還對 其它 一些寄存器有影響，它們的復位狀態(tài)如表 所示。復位信號是高電平有效，其有效時間應持續(xù)24 個振蕩周期 (即二個機器周期 )以上。外部電路產(chǎn)生的復位信號 (RST)送至施密特觸發(fā)器，再由片內(nèi)復位電路在每個機器周期的 S5P2 時刻對施密特觸發(fā)器的輸出進行采樣，然后才得到內(nèi)部復位 操作所需要的信號。 上電自動復位是通過外部復位電路的電容充電來實現(xiàn)的，其電路如圖 （ a）所示。 按鍵手動復位有電平方式和脈沖方式兩種。 本 設計 的復位電路 根據(jù) STC89C52 芯片官方說明文檔，電阻值為 10kΩ，電容值為 10μF，在晶振為 12MHz 時， 采用圖 的 復位方式。 XTAL2(Pin19)：內(nèi)部時鐘電路反向放大器輸出端，接外部晶振另一個引腳。 ALE/PROG(Pin30)：地址鎖存允許信號 PSEN(Pin29)：外部存儲器讀選通信號 EA/VPP(Pin31)：程序存儲器的內(nèi)外部選通，接低電平從外部程序存儲器讀指令，如果接高電平則從內(nèi)部程序存儲器讀指令。 DDS 原理和電路設計 DDS 原理與特點 DDS 的基本結構如圖 所示。 DDS 使用相位累加技術控制波形存儲器的地址，在每個基準時鐘周期中，都將一個相位增量加到相位累加器的當前結果上。所以，基準時鐘頻率的穩(wěn)定度也就是輸出頻率的穩(wěn)定度。由于波形數(shù)據(jù)是間斷的取樣數(shù)據(jù)，所以 DDS 發(fā)生器輸出的是一個階梯正弦波型。 2 硬件電路設計 9 圖 DDS 基本結構框圖 DDS 芯片通常帶有一個幅 度調(diào)節(jié)器，可通過微處理器將幅度設定值送到 DDS芯片的相關寄存器中，以產(chǎn)生一個合適的信號幅度。采用 DDS 設計的信號發(fā)生器與傳統(tǒng)信號源相比具有以下獨特優(yōu)點： ●頻率穩(wěn)定度高 頻率穩(wěn)定度取決于所使用的參考頻率源晶體振蕩器的穩(wěn)定度，一般市面上的廉價晶振的穩(wěn)定度可達 106。 ●無量程限制 在全部頻率范圍內(nèi)頻率設定一次到位，最適合寬頻帶系統(tǒng)的測試。 ●易于控制 目前新上市的 DDS 芯片基本都帶有微控制器，只要增加少許外圍器件就可制作成基于 DDS 技術的高質(zhì)量信號發(fā)生器，如果再增加一些智能控制還可以設計出幅度、頻率、相位等多方面控制的多功能信號發(fā)生器，而且性能完全可以達到高檔進口信號發(fā)生器所具有的性能，還可以具有較低的價格。當不使用芯片時，只須用命令就可控制芯片進入休眠模式。其主要性能指標是： 參考頻率源 相位累加器 波形存儲器器 D/A轉換器 頻率設定數(shù)據(jù) 波形輸出 攀枝花學院本科畢業(yè)設計（論文） 10 ●單 5V供電。 ●含有片上 10 位 D/A 轉換器。 ●具有串口數(shù)據(jù)載入功能。 ○ 2 AD9835 原理 AD9835 中使用的 DDS 技術從連續(xù)信號的相位φ出發(fā)，將一個余弦信號取樣、量化、編碼，形成一個余弦函數(shù)表存儲在 ROM 中。 在這里，余弦波信號本身是非線性的，而其相位是線性的（如圖 所示）。因此，通過改變相位值Δ P，就可以改變合成信號的頻率 f 。當時鐘使相位累加器的輸出也即余弦 ROM 尋址地址每遞增頻率設定為 K 時，對應的波形相位變化為 式（ ） 2 硬件電路設計 11 因此，改變相位累加器設定值 K ，就可以改變相位值ΔΡ，從而改變合成信號頻率 f。 圖 AD9835 內(nèi)部結構框圖 圖 中引腳 FSELECT、 PSEL0、 PSEL1 是外加調(diào)制信號，可用于對 DDS 進行直接位控調(diào)制，實現(xiàn)數(shù)字二值調(diào)頻 (FSK)和數(shù)字四值調(diào)相 (PSK)。圖 中， AD9835 可以設定為 SLEEP、 RESET 工作方式，在 SLEEP 工作方式下，功耗僅為 。引腳排列如圖 所示，各引腳的功能如表 所列。在該引腳和模擬地 AGND 之間要接入一只電阻RSET，該電阻決定 DAC 電流的滿度值，計算公式是 式 （ ） 其中 VREFIN=，由此可求得電阻 的典型值為 RSET=。 引腳 2 為參考電壓輸入端。內(nèi)部參考電壓由引腳 3 REFOUT 輸出接到此引腳。 引腳 3 為內(nèi)部參考電壓輸出端。將它連接到引腳 2 可為芯片內(nèi)的 DAC 提供參考電壓。 引腳 14 為電流輸出端。 引腳 16 為內(nèi)部參考放大器 補償端。 2）電源 引腳 4 和引腳 5 分別為數(shù)字部分電源的正、負端，供電電壓為 +5(1177。 引腳 15 和引腳 13 分別為模擬部分電源的正、負端，供電電壓為 +5(1177。 3）數(shù)字接口與控制 引腳 6 為數(shù)字時鐘輸入。 引腳 7 為串行時鐘輸入。 引腳 8 為串行數(shù) 據(jù)輸入。 引腳 9 為數(shù)據(jù)同步信號。 引腳 10 為頻率輸入選擇。 攀枝花學院本科畢業(yè)設計（論文） 14 引腳 11 和引腳 12 為相位輸入選擇。這兩個引腳用于選擇這些相位寄存器中的一個。 引腳 FSELECT， PSEL0 和 PSELl 外加調(diào)制信號，可用于對 DDS 進行直接位控調(diào)制。在引腳 REFOUT 接一個 10 nF 電容到地。 SCLK、 SDATA、 FSYNC 與單片機的 、 、 引腳相連，為 AD9835 提供命令和頻率寄存器中的數(shù)據(jù)，以便實現(xiàn)對頻率的設置。 AD9835的 D/A 輸出僅為 ，信號再經(jīng)兩級 高速運放放大后輸出。用 R13 電位器可調(diào)節(jié)輸出電壓的大小。它規(guī)定連接電纜和機械、電氣特性、信號功能及傳送過程。 RS232C 標準規(guī)定的 數(shù)據(jù)傳輸速率 為每秒 50、 7 100、 150、 300、 600、 1200、2400、 4800、 9600、 19200 波特 。 在 TxD 和 RxD 上： 邏輯 1(MARK)=3V～ 15V 邏輯 0(SPACE)=+3～ +15V 在 RTS、 CTS、 DSR、 DTR 和 DCD 等控制線上： 信號有效（接通， ON 狀態(tài)，正電壓）＝ +3V～ +15V 信號無效（斷開， OFF 狀態(tài)，負電壓 )=3V～ 15V 以上規(guī)定說明了 RS323C 標準對邏輯電平的定義。(3～ 15)V之間。因此，為了能夠同計算機接口或終端的 TTL 器件 連接，必須在 EIA RS232C 與 TTL 電路之間進行電平和邏輯關系的變換。目前較為廣泛地使用集成電路轉換器件，如 MC148 SN75150 芯片可完成 TTL 電平到 EIA 電平的轉換，而 MC148 SN75154 可實現(xiàn) EIA 電平到 TTL 電平的轉換。 ○ 2 連接器的機械特性： 攀枝花學院本科畢業(yè)設計（論文） 16 連接器：由于 RS232C 并未定義連接器的物理特性，因此，出現(xiàn)了 DB2DB15 和 DB9 各種類 型的連接器，其引腳的定義也各不相同。 RS232RS232C 接口定義 (9 芯 )如表 表 RS232 DB9 接口定義 針腳 定義 符號 1 載波檢測 DCD 2 接收數(shù)據(jù) RXD 3 發(fā)送數(shù)據(jù) TXD 4 數(shù)據(jù)終端準備好 DTR 5 信號地 SG 6 數(shù)據(jù)準備好 DSR 7 請求發(fā)送 RTS 8 清除發(fā)送 CTS 9 振鈴提示 RI RS232 串口硬件電路設計 本設計采用的 MAX232 標準 串口 芯片 MAX232 芯片是美信公司專門為電腦的 RS232 標準串口設計的接口電路，使用 +5v 單電源供電。由 6 腳和 4 只電容構成。 第二部分是數(shù)據(jù) 轉換通道。其中 13 腳（ R1IN）、 12 腳（ R1OUT）、 11 腳