【正文】 對(duì) 于 FCLK、 HCLK、 PCLK 的鎖定時(shí)間計(jì)數(shù)值，這里我們?cè)谠O(shè)定 UCLK 與 MPLL 的相關(guān)值之前，先將鎖定時(shí)間計(jì)數(shù)寄存器進(jìn)行一個(gè)初始化 —— 復(fù)位。 HCLK 是為 AHB 總線提供的時(shí)鐘信號(hào)，主要用于高速外設(shè)，比如內(nèi)存控制器，中斷控制器， LCD 控制器， DMA 等。 PCLK 是為 APB 總線提供的時(shí)鐘信號(hào)，主要用于低速外設(shè)，比如看門狗， UART 控制器， IIS, I2C， SDI/MMC, GPIO， RTC and SPI 等。 并且驅(qū)動(dòng) USB host/Device 的頻率必須為48MHz。 代碼 44 LDR R0,=0x4C000014 （ 1） MOV R1,7 STR R1,[R0] 時(shí)鐘分頻器控制寄存器 寄存器 地址 讀寫 描 述 復(fù)位值 CLKDIVN 0x4C000014 R/W 時(shí)鐘分頻器控制寄存器 0x00000000 CLKDIVN 位 描述 初始值 DIVN_UPLL [3] UCLK 選擇寄存器（ UCLK 必須對(duì) USB 提供 48MHz） 0 0:UCLK=UPLL clock UPLL 時(shí)鐘被設(shè)置為 48MHz 1:UCLK=UPLL clock/2 UPLL 時(shí)鐘被設(shè)置為 96MHz HDIVN [2： 1] 00： UCLK=FCLK/1 01： UCLK=FCLK/2 10： UCLK=FCLK/4，當(dāng) CAMDIVN[9]=0 UCLK=FCLK/8，當(dāng) CAMDIVN[9]=1 11： UCLK=FCLK/3，當(dāng) CAMDIVN[8]=0 UCLK=FCLK/6，當(dāng) CAMDIVN[8]=1 00 PDIVN [0] 0： PCLK 是和 HCLK/1 相同的時(shí)鐘 1： PCLK 是和 HCLK/2 相同的時(shí)鐘 0 44(1)設(shè)置時(shí)鐘分頻器控制寄存器的值，這里我們?cè)O(shè)置為 7，從上表可看出是為了將時(shí)鐘頻率設(shè)置為 PCLK=HCLK/2，因?yàn)楫?dāng) CAMDIVN[8]=1，所以 UCLK=FCLK/6，而 UCLK=UPLL clock, UPLL 時(shí)鐘被設(shè)置為 48MHz。 45(2)這里使用了 7 個(gè)空指令， 43(1)的 PS 里已說明這一點(diǎn) 45(3)再設(shè)置 UPLL 配置寄存器，根據(jù)公式 R1=((M_MDIV12)+(M_PDIV4)+M_SDIV)得出配置值。I don39。so we set the MDIV to 68,set the PDIV to 1 and set the SDIV to 1 as well so that we can get a FCLK which is 304MHZ 45(6)跳轉(zhuǎn)到 M_INIT，進(jìn)行內(nèi)存初始化工作 45(7)跳轉(zhuǎn)到 StacksInit，進(jìn)行堆棧初始化 45(8)跳轉(zhuǎn)到 UART ，進(jìn)行串口設(shè)置 內(nèi)存初始化 代碼 46 M_INIT LDR r0, =0x48000000 LDR r1, =0x48000034 （ 1） ADR r2, memdata Initmemloop （ 2） LDR r3, [r2], 4 STR r3, [r0], 4 TEQ r0, r1 BNE initmemloop MOV pc,lr （ 7） memdata DCD 0x22021000 。BANKCON0 (9) DCD 0x00000700 。BANKCON2 DCD 0x00000700 。BANKCON4 DCD 0x00000700 。BANKCON6 DCD 0x00018005 。REFRESH (10) DCD 0x000000b1 。MRSRB6 (12) DCD 0x00000030 。等待狀態(tài)控制寄存器 寄存器 地址 描述 復(fù)位值 BWSCON 0x48000000 總線寬度 amp。Save the func return Addr MSR CPSR_c,(SVCMODE|IRQDIS|FIQDIS) LDR SP,=StackSvc MSRCPSR_c,(UNDEFMODE|IRQDIS|FIQDIS) LDR SP,=StackUnd MSRCPSR_c,(ABORTMODE|IRQDIS|FIQDIS) LDR SP,=StackAbt MSRCPSR_c,(IRQMODE|IRQDIS|FIQDIS) LDR S