【正文】 3 F F F H4 0 0 0 H保 留 （ O V L Y = 1）外 部 （ O V L Y = 0）0 0 0 0 H0 0 7 F H0 0 8 0 H片 內(nèi) D R A M ：1 6 K（ O V L Y = 1）外 部 （ O V L Y = 0）3 F F F H4 0 0 0 H程 序 空 間：頁 0程 序 空 間：頁 0F F 7 F HF F 8 0 HF F F F HF F 7 F HF F 8 0 HF F F F HE F F F HF 0 0 0 HF E F F HF F 0 0 H片 外中 斷 矢 量（ 外 部 ）中 斷 矢 量（ 片 內(nèi) ）片 外片 內(nèi) R O M:4 K保 留存 儲 器 映 象寄 存 器0 0 0 0 H0 0 5 F H0 0 8 0 H片 內(nèi) D R A M ：1 6 K3 F F F H4 0 0 0 H數(shù) 據(jù) 空 間F F 7 F HF F 8 0 HF F F F H片 外E F F F HF 0 0 0 HF E F F HF F 0 0 H片 內(nèi)R O M（D R O M = 1）外 部 （ D R O M = 0） 保 留（ D R O M = 1 ）外 部 （ D R O M = 0 ）0 0 6 0 H0 0 7 F H暫 存 器 S P R A MM P / M C = 1（ 微 處 理 器 模 式 ）M P / M C = 0（ 微 型 計 算 機(jī) 模 式 ） 圖 存儲器分配圖 P a g e 06 4 KP a g e 1 :低1 6 K外 部P a g e 1 :高4 8 K外 部1 0 0 0 0 H1 3 F F F H1 4 0 0 0 H0 0 0 0 0 H0 F F F F H 1 F F F F HP a g e 2 :低1 6 K外 部P a g e 2 :高4 8 K外 部2 0 0 0 0 H2 3 F F F H2 4 0 0 0 H2 F F F F H. . .. . .. . .. . .P a g e 1 5 :低1 6 K外 部P a g e 1 5:高4 8 K外 部F 0 0 0 0 HF 3 F F F HF 4 0 0 0 HF F F F F HX P C = 0 X P C = 1 X P C = 2 X P C = 1 5圖 信息工程學(xué)院課程設(shè)計（論文） 10 TLC320AD50 介紹 TLC320AD50(以下簡稱 AD50 )是 TI生產(chǎn)的 多媒體音頻編解碼器 芯片 ,它集成了 16位 A/D和D/A 轉(zhuǎn)換器 ,采樣速率最高可達(dá) ,其采樣速率可通過 DSP編程來設(shè)置。 AD50內(nèi)部有 7個數(shù)據(jù)和控制寄存器 ,用于編程設(shè)置它們的工作狀態(tài)。 AD50的工作方式和采樣頻率均通過串口編程來實現(xiàn)。首次通信專用于轉(zhuǎn) 換數(shù)據(jù)的傳送 ,其時序如圖 2所示。啟動二次通信有兩種方法 ,一種是在 FC上加高電平 ,第二種是將 15位方式在首次通信的 D IN的LSB位置為 1。 信息工程學(xué)院課程設(shè)計（論文） 11 2 總體設(shè)計 基于 TMS320VC5402的語音信號采集系統(tǒng)的結(jié)構(gòu)如圖 2– 1所示，該系統(tǒng)的中央處理單元采用美國 TI(德州儀器 )公司的高性能定點數(shù)字信號處理芯片 TMS320VC5402， TMS320VC5402是 TI公司推出的定點數(shù)字信號處理器 ， 它采用修正的哈佛結(jié)構(gòu) ， 包括 1個程序存儲總 線、 3個數(shù)據(jù)存儲總線和 4個地址總線 ， 這種結(jié)構(gòu)允許同時執(zhí)行程序指令和對數(shù)據(jù)操作 ， 運行速度快 ， 單周期定點指令執(zhí)行時間為 10ns。 設(shè)計中采用 TLC320AD50完成語音信號的 A/D轉(zhuǎn)換。 A D CD S PT M S 3 2 0 V C 5 4 0 2復(fù) 位F l a s h電 源時 鐘J T A GS R A M語 音 信 號 圖 21系統(tǒng)結(jié)構(gòu)框圖 DSP 核心模塊的設(shè)計 TMS320VC5402 是整個數(shù)據(jù)采集系統(tǒng)中，核心處理部分。TMS320VC5402 有 20 根地址線， 16 根數(shù)據(jù)線，可以尋址 1M 的地址空間，在這里，選用TMS320VC5402 的數(shù)據(jù)空間用做 SRAM 的擴(kuò) 展，選用 TMS320VC5402 的 I/O 空間用做FLASH 擴(kuò)展 。 信息工程學(xué)院課程設(shè)計（論文） 12 A\D 轉(zhuǎn)換模塊 A\D 轉(zhuǎn)換模塊是整個系統(tǒng)的主要部分，它接收來自外部的信號或模擬數(shù)據(jù)，然后經(jīng)過處理轉(zhuǎn)換成數(shù)字信號傳遞給 CPU 做后續(xù)的處理。 TLC320AD50 是 TI 公司提供的一款 16 bit 同步串口 A/D 和 D/A轉(zhuǎn)換芯片， ADC之后有 1個抽取濾波器以提高輸入信號的信噪比 , 其采樣頻率最高可達(dá) Kb/s，滿足語音信號處理中關(guān)于采樣頻率的要求。在AD50 內(nèi)部 ADC之后有抽樣濾波器 ,以提高輸入信號的信噪比 ,在 DAC 之前有插值濾波器 ,以保證輸出信號平滑。由于語音信號的頻率范圍在 200Hz～ 23400Hz 之間 ,采樣率一般設(shè)定為 8kHz,所以用 AD50 做AD 轉(zhuǎn)換器非常合適。由于轉(zhuǎn)換的數(shù)據(jù)和控制數(shù)據(jù)是通過同一串行口進(jìn)行傳輸?shù)?,所以 AD50 中有首次通信和二次通信。二次通信則用來設(shè)置和讀出寄存器的值 ,所有的寄存器都在二次通信時編程。 AD50 完成語音信號采集后 ,在 DSP 中進(jìn)行相應(yīng)的處理算法 ,語音信號經(jīng)處理再從 AD50 輸出。 本章將詳細(xì)介紹各模塊的硬件設(shè)計以及軟件設(shè)計。與其它 C54X芯片一樣 ,C5402具有高度靈活的可操作性和高速的處理能力 。具有先進(jìn)的多總線結(jié)構(gòu) ， 三條 16位數(shù)據(jù)存儲器總線和一條程序存儲器總線 ； 40位算術(shù)邏輯單元（ ALU） ， 包括一個 40 位桶形移位器和兩個 40 位累加器 ； 一個 1717 乘法器和一個 40位專用加法器 ， 允許 16位帶 /不帶符號的乘法 ； 整合維特比加速器 ， 用于提高維特比編譯碼的速度 。 與 C54X系列的其它芯片相比 ， C5402具有高性能、低功耗和低價格等特點。 這些都有利于算法的優(yōu)化 ?？芍苯优c外部低壓器件接口，而無需額外的電平變換電路。在實際中，大部分?jǐn)?shù)字系統(tǒng)所使用的電源可工作于 5V或 ， 本設(shè)計采用TI公司提供的雙電源芯片： TPS73HD318電源的最大輸出電流為 750mA，并且提供兩個寬度為 200ms的低電平復(fù)位脈沖。 信息工程學(xué)院課程設(shè)計（論文） 14 圖 TPS73HD318芯片組成的雙電源電路 復(fù)位電路設(shè)計 TMS320VC5402 的復(fù)位輸入引腳 RS 為處理器提供了一種硬件初始化的方法 ,它是一種不可屏蔽的外中斷 ,可在任何時候?qū)?TMS320VC5402 進(jìn)行復(fù)位。復(fù)位后 (RS回到高電平 )， CPU從程序存儲器的 FF80H單元取指，并開始執(zhí)行程序。 圖 TPS370733芯片組成的 自動復(fù)位電路 /MR3VCC4GND5PFI6PFO7NC8/RESET1RESET2TPS370733123A456BDVDD100KSW280K100KCVDDEXT_RSTDSP_RS1IN51IN61EN41GND32IN112IN122EN102GND9NC1NC2NC7NC8NC13NC14NC27NC26NC21NC20NC16NC152SENSE192OUT182OUT171FB/SENSE251OUT241OUT231RESET282RESET22*TPS73HD31847uF 10uF1K150ΩGreen1K10uF10uF 47uF1N41481N41481N414858175v47uF信息工程學(xué)院課程設(shè)計（論文） 15 時鐘電路設(shè)計 時鐘電路用來為 ’ C54x芯片提供時鐘信號，由一個內(nèi)部振蕩器和一個鎖相環(huán) PLL組成，可通過芯片內(nèi)部的晶體振蕩器或外部的時鐘電路驅(qū)動。使用芯片內(nèi)部的振蕩器在芯片的 X1和 X2/CLKIN引腳之間接入一個晶體 ,用于啟動內(nèi)部振蕩器。 C1=C2=20pF 圖 電路 程序存儲器擴(kuò)展 設(shè)計 FLASH存儲器用以擴(kuò)展程序存儲器 AT29LV1024是 1M位的 FLASH存儲器 FLASH存儲器與 EPROM相比，具有更高的性能價格比，而且體積小、功耗低、可電擦寫、使用方便，并且 FLASH可以直接與 DSP芯片連接。 擴(kuò)展連接圖 如圖 。TMS320VC5402 的速度為 100 MI/s， 為保證 DSP運行速度 ， 需要外部存儲器的速度接近 10ns。 其硬件連接圖如圖 。 JTAG是一種國際標(biāo)準(zhǔn)測試協(xié)議 (IEEE )，針對現(xiàn)代超大規(guī)模集成電路測試、檢驗困難而提出的基于邊界掃描機(jī)制和標(biāo)準(zhǔn)測試存取口的國際標(biāo)準(zhǔn)。 JTAG接口引腳連接如圖 。 TLC320AD50是一款 SIGMA DELTA 型單片音頻接口芯片 , 通過串行口與 DSP 或其它設(shè)備通信。設(shè)置 AD50時，串行通信數(shù)據(jù)最低為高電平。 AD50 的發(fā)送和接收可以同時進(jìn)行。c： \wav\39。波形圖 39。時間 (s)39。幅度 39。頻譜 圖 39。頻率（ Hz） 39。頻譜幅度（ dB） 39。倒譜圖 39。倒頻（ｓ） 39。倒頻譜幅度 39。 D S P 串口初始化開始語音處理算法設(shè)置 AD 50 寄存器啟動 A / D設(shè)置中斷結(jié)束 圖 DSP初始化程序： include include int sin_data[256]。 信息工程學(xué)院課程設(shè)計（論文） 20 ioport int port9100。 int keycode=0x0000。 void main(void) { int i。 ST1=0x