數(shù)字電路期末總復(fù)習(xí)-在線(xiàn)瀏覽
2025-07-12 02:10本頁(yè)面
【正文】 將 原變量換成非變量 （如 B換成 B）， 非變量換 成原變量 ；并將 1換成 0， 0換成 1，那么所得的 邏輯函數(shù)式就是 。 求一個(gè)邏輯函數(shù) F的非函數(shù) 時(shí)，可將 F中的與 （ 數(shù)字電路與數(shù)字系統(tǒng)總復(fù)習(xí) 考試時(shí)間： 2021年 1月 12日 （周二）下午 14： 00— 16： 00 地 點(diǎn)： 醫(yī)學(xué)應(yīng)用 08（ 1）（ 2） ： 2201 物流信息 08（ 1）（ 2）： 2301 第一部分 概 述 一、基本題型： 選擇題， 20題，每題 2分，共 40分 填空題， 10空，每空 1分，共 10分 綜合題， 6題，共 50分 二、各章分值分布 第一章 數(shù)字邏輯基礎(chǔ)（約 12分） 第二章 邏輯門(mén)電路（約 2分） 第三章 組合邏輯電路（約 20分） 第四章 時(shí)序邏輯電路（約 24分） 第五章 常用時(shí)序集成電路模塊及應(yīng)用（約 18分） 第六章 可編程邏輯器件 PLD（約 6分） 第七章 D/A轉(zhuǎn)換器和 A/D轉(zhuǎn)換器（約 6分） 第八章 脈沖產(chǎn)生與整形（約 6分） 第九章 數(shù)字系統(tǒng)設(shè)計(jì)（約 6分） 三、關(guān)于教學(xué)基本要求： 掌握 部分占總分?jǐn)?shù)的大約 70－ 80％， 熟悉 部分占總分?jǐn)?shù)的大約 20－ 30％， 了解 部分 5% 第一章 數(shù)字邏輯基礎(chǔ) 一、數(shù)制 進(jìn)位計(jì)數(shù)制：十進(jìn)制、二進(jìn)制、八進(jìn)制、 十六進(jìn)制 進(jìn)位計(jì)數(shù)制的相互轉(zhuǎn)換 （ 1）二進(jìn)制、八進(jìn)制、十六進(jìn)制到十進(jìn)制 （ 2）十進(jìn)制到二進(jìn)制、八進(jìn)制、十六進(jìn)制 第一節(jié) 數(shù)制與編碼 （ 3）八進(jìn)制、十六進(jìn)制到二進(jìn)制 二、二進(jìn)制編碼 二進(jìn)制碼 （ 1）自然二進(jìn)制碼 （ 2）循環(huán)二進(jìn)制碼 邏輯相鄰 ：兩項(xiàng)中只有 一位不同 ，循環(huán)碼相 鄰兩項(xiàng)邏輯相鄰。 （ 1） 8421碼 （ 3）余 3碼 （ 2）格雷碼 二－十進(jìn)制碼（ BCD碼） 第二節(jié) 邏輯代數(shù)基礎(chǔ) 一、基本邏輯運(yùn)算 與、或、非、與非、或非、異或、同或、與或非 F = A and B ABBAF ???（ 1）與運(yùn)算 （ 2）或運(yùn)算 F = A or B BAF ??（ 3）非運(yùn)算 F = not A AF ?（ 4）與非運(yùn)算 F = not(A and B) ABBAF ???（ 5）或非運(yùn)算 F = not(A or B) BAF ??（ 6）異或運(yùn)算 BABABAF ???? F = A xnor B 二、正邏輯、負(fù)邏輯的概念 （ 7）同或運(yùn)算 F＝ A⊕ B＝ AB＋ AB＝ A⊙ B F = A xor B 三、邏輯函數(shù)及其表示方法 邏輯函數(shù)的表示方法： 邏輯圖 邏輯表達(dá)式 波形圖 真值表 F 反演律 A? B= A+B A+ B=AB 還原律 A= A 吸收律 A+A? B=A A ? (A+B)=A A+ A? B =A+B A? (A+ B) =A ? B AB+ A C +BC= AB+ A C (A+B)( A+ C )(B+C)= (A+B)(A +C) 四、邏輯代數(shù)的運(yùn)算公式和規(guī)則 （ 1） 代入規(guī)則 （ 2）反演規(guī)則 三個(gè)規(guī)則： 任何含有某變量的等式，如果 等式 中所有出現(xiàn)此 變量 的位置均代之以一個(gè) 邏輯函數(shù)式 ，則此等式依然成立。）換成或（＋），或（＋）換成與（ FF（ 3）對(duì)偶規(guī)則 F是一個(gè)邏輯函數(shù)表達(dá)式，如果把 F中的 與 （ ）； 1換成 0， 0換 成 1，那么得到一個(gè)新的邏輯函數(shù)式，叫做 F的 對(duì)偶式，記做 ， 變換時(shí)仍要保持原式中 先 與后或 的順序。 第四節(jié) 邏輯函數(shù)的化簡(jiǎn) ? 并項(xiàng)：利用 1?? AA 將兩項(xiàng)并為一項(xiàng)，消去 一個(gè)變量 。 ? 消元：利用 BABAA ??? 消去多余因子 。 卡諾圖合并最小項(xiàng)原則： （ 1） 圈要盡可能大 ，每個(gè)圈包含 2n個(gè)相鄰項(xiàng)。 （ 3）所有含 1的格都應(yīng)被圈入，以防止遺漏積項(xiàng)。 二、圖解法化簡(jiǎn)邏輯函數(shù) 三、 具有無(wú)關(guān)項(xiàng)邏輯函數(shù)的化簡(jiǎn) (1)填函數(shù)的卡諾圖時(shí) ， 在無(wú)關(guān)項(xiàng)對(duì)應(yīng)的格內(nèi)填任意符號(hào) “ Φ”、 “ d”或 “ ”。 第二章 邏輯門(mén)電路 三態(tài)門(mén)的邏輯符號(hào)及其應(yīng)用 三態(tài)：正常 “ 0”態(tài)、正常 “ 1”態(tài)和 高阻態(tài) 1. 實(shí)現(xiàn)總線(xiàn)結(jié)構(gòu) 2. 實(shí)現(xiàn)雙向數(shù)據(jù)傳輸 三態(tài)門(mén)的應(yīng)用 第三章 組合邏輯電路 第一節(jié) 組合電路的分析和設(shè)計(jì) 一、組合邏輯電路的特點(diǎn)： 電路由 邏輯門(mén) 構(gòu)成； 不含記憶元件； 輸出 無(wú)反饋 到輸入的回路； 輸出與電路 原來(lái)狀態(tài)無(wú)關(guān)。 根據(jù)最簡(jiǎn)邏輯函數(shù)表達(dá)式，列出真值表。 三、組合邏輯電路的設(shè)計(jì)： 步驟： 邏輯抽象： （ 1）設(shè)置變量。依據(jù)輸入、輸出變量的狀態(tài)進(jìn)行邏輯 賦值，確定輸入輸出的哪種狀態(tài)用 0表示，哪種用 1表 示。 （ 1）代數(shù)判別
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1