【正文】 flexibility high and have the very good pragmatism. One main body of the book is designed waits for what part group is acplished owing to that VHDL table tennis game machine, table tennis game machine go to tremble from state machine, marker, decoding display and button. By piling and posing VHDL procedure to every part, then piling, simulate, logic synthesis, logic fitting. Carry out programming time be loaded with finally. Then verification and by GW48 type EDA experiment box, realize table tennis game machine’s fundamental function. Key words: VHDL。 Table tennis game machine 1 1 引言 隨著社會(huì)的進(jìn)步和工業(yè)技術(shù)的發(fā)展， 在電子線路設(shè)計(jì)領(lǐng)域中 ， 設(shè)計(jì)自動(dòng)化工具已經(jīng)逐步為設(shè)計(jì)者所接受 ， 成為主要的設(shè)計(jì)手段 。 VHDL 支持?jǐn)?shù)字電路的開(kāi)發(fā)環(huán)境， VHDL 也支持各種設(shè)計(jì)方法：自頂向下、自底向上或混合的方法 [1]。 本文設(shè)計(jì)一個(gè)基于 VHDL 的乒乓游戲機(jī) ， 乒乓游戲機(jī)是由 5 個(gè)發(fā)光二極管代表乒乓球臺(tái) ， 中 間的發(fā)光二極管兼作球網(wǎng) ， 用點(diǎn)亮的發(fā)光二極管按一定方向移動(dòng)來(lái)表示球的運(yùn)動(dòng) 。 本設(shè)計(jì)由譯碼顯示器 、 記分器 、 狀態(tài)機(jī) /球臺(tái)控制器與按鍵去抖等部分組成 。 設(shè)計(jì)總體要求 ： 乒乓機(jī)能模擬乒乓球比賽的基本過(guò)程和規(guī)則 ， 并能自動(dòng)裁判和記分 。 （ 2） 乒乓球的位置和移動(dòng)方向由燈亮及依次點(diǎn)亮的方向決定 。球過(guò)網(wǎng)，接球方向即可擊球，提前擊球或沒(méi)擊球均判失分 。 2 2VHDL 簡(jiǎn)介 VHDL 是 Very high speed integrated circuit Hardware Description Language 的縮寫(xiě)，即“甚高速集成電路硬件描述語(yǔ)言”，最初由美國(guó) 國(guó)防部和 INTER、 IBM、 TI 公司聯(lián)合開(kāi)發(fā)， 1987 年成為 IEEE 標(biāo)準(zhǔn)，即 IEEE1076 標(biāo)準(zhǔn)（俗稱 87 版 VHDL） [1]。 1993 年， IEEE 對(duì) VHDL 進(jìn)行了修訂，公布了新的 VHDL 標(biāo)準(zhǔn)，即 IEEE10761993 版（俗稱 93 版 VHDL） [3]。 （ 2） 系統(tǒng)硬件描述能力強(qiáng) ： 可以同時(shí)支持“行為描述”、“數(shù)字流描述”和“結(jié)構(gòu)描述” 3 種描述方式，并可混用 [5]。 這一特點(diǎn)使 VHDL 成為系統(tǒng)設(shè)計(jì)領(lǐng)域中最佳的硬件描述語(yǔ)言 。 另外 ， VHDL 強(qiáng)大的“行為描述”能力也使其十分適用于系統(tǒng)級(jí)仿真 。正因?yàn)?VHDL 的硬件描述與具體工藝無(wú)關(guān) ， 因而其程序的硬件實(shí)現(xiàn)目標(biāo)器件有廣闊的選擇范圍 ， 其中包括各種 CPLD、 FPGA 及 ASIC 等 。 強(qiáng)大的行為描述能力是避開(kāi)具體的器件結(jié)構(gòu) ， 從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證 。 （ 2） VHDL 具有豐富的仿真語(yǔ)句和庫(kù)函數(shù) ， 使得在任何大系統(tǒng)的設(shè)計(jì)早期 ， 就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性 ， 隨時(shí)可對(duì)系統(tǒng)進(jìn)行仿真模擬 ， 使設(shè)計(jì)者對(duì)整個(gè)工程的結(jié)構(gòu)和功能可行性做出判斷 。 高效 、 高速完成符號(hào)市場(chǎng)需求的大規(guī)模系統(tǒng)設(shè)計(jì)必須有多人甚至多個(gè)開(kāi)發(fā)組共同并行工作才能實(shí)現(xiàn) 。 （ 4） 用 VHDL 完成一個(gè)確定的設(shè)計(jì) ， 可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化 ， 并自動(dòng)把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門(mén)級(jí)網(wǎng)表 (根據(jù)不同的芯片 )。 利用 EDA 工具的邏輯優(yōu)化功能 ， 可以自動(dòng)地把一個(gè)綜 合后的設(shè)計(jì)變成一個(gè)更小 、 更高速的電路系統(tǒng) 。 （ 5） VHDL 對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性 。 正因?yàn)?VHDL 的硬件描述與具體的工藝技術(shù)和硬件結(jié)構(gòu)無(wú)關(guān) ， 所以 VHDL 設(shè)計(jì)程序的硬件實(shí)現(xiàn)目標(biāo)器件有廣闊的選擇范圍 ，其中包括各種系列的 CPLD、 FPGA 及各種門(mén)陣列器件 。 正因?yàn)?VHDL 有如此多的特點(diǎn)和優(yōu)點(diǎn)，所以本設(shè)計(jì)運(yùn)用 VHDL 進(jìn)行乒乓球游戲機(jī)軟設(shè)計(jì)。 這一流程圖基本可使用任何基本硬件描述語(yǔ)言的設(shè)計(jì)。 （ 2）編碼：寫(xiě)出 VHDL 代碼，大多數(shù)集成開(kāi)發(fā)環(huán)境 （如 MAX+plus2 等）都集成了針對(duì) VHDL 的編輯。 圖 1 VHDL 的設(shè)計(jì)流程圖 （ 3）編譯（ Compilation）：編譯器會(huì)對(duì) VHDL 程序進(jìn)行語(yǔ)法檢查，還會(huì)產(chǎn)生用于仿真的一些內(nèi)部信息。如果 VHDL 語(yǔ)言有錯(cuò)誤，編譯無(wú)法通過(guò)，則需要修改程序，即回到第（ 2）步。 （ 4）功能仿真（ Functional Simulation）： VHDL 仿真器允許定義輸入并應(yīng)用到設(shè)計(jì)中，不必生成實(shí)際電路就可以觀察輸出。 （ 5）綜合（ Synthesis）：利用綜合器對(duì) VHDL 代碼進(jìn)行綜合優(yōu)化處理，生成門(mén)級(jí)描述的網(wǎng)表文件，這是將 VHDL 語(yǔ)言描述轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。 （ 6）適配（ Fitting）：利用適配器將綜合后的網(wǎng)表文件針對(duì)某一具體的目標(biāo)器件進(jìn)行邏輯映射操 作，包括底層器件配置 、 邏輯分割 、 邏輯優(yōu)化 、 布局布線等。 （ 7）時(shí)序仿真（ Timing Simulation）：根據(jù)適配后的仿真模型，可以進(jìn)行時(shí)序仿真。如果仿真結(jié)果達(dá)不到設(shè)計(jì)要求，就需要修改 VHDL 源代碼或選擇不同的目標(biāo)器件，甚至要重構(gòu)整個(gè)系統(tǒng)，圖 1 就是所設(shè)計(jì)者極力避免出現(xiàn)的情況。雖然 5 流程圖中未標(biāo)出從此步 “ 往回走 ” 的箭頭，但事實(shí)上，實(shí)際的結(jié)果有可能與仿真結(jié)果有差異（可能是設(shè)計(jì)時(shí)未考慮到外部硬件的實(shí)際情況；也可能是由于仿真時(shí)測(cè)試的條件不夠多，沒(méi)有發(fā)現(xiàn)其中隱藏的錯(cuò)誤），這時(shí)，必須回頭重新找出問(wèn)題所在。 圖 2 乒乓游戲機(jī)的組成示意圖 本設(shè)計(jì)中的乒乓游戲機(jī)是由 5 個(gè)發(fā)光二極管代表乒乓球臺(tái) ， 中間的發(fā)光二極管兼作球網(wǎng) ， 用點(diǎn)亮的發(fā)光二極管按一定方向移動(dòng)來(lái)表示球的運(yùn)動(dòng) 。 甲乙二人按乒乓球比賽規(guī)則來(lái)操作開(kāi)關(guān) 。 當(dāng)球過(guò)網(wǎng)后按設(shè)計(jì)者規(guī)定的球位 ， 乙方就可以擊球 。 然后重新發(fā)球 ， 比賽繼續(xù)進(jìn)行。 本設(shè)計(jì)由譯碼顯示器 、 按鍵去抖 、 狀態(tài)機(jī) /球臺(tái)控制器和記分器等部分所組成 。 7 圖 3 系統(tǒng)邏輯分框圖 七段 數(shù)碼管顯示譯碼器 七段數(shù)碼是純組合電路，通常的小規(guī)模專用 IC， 如 74 或 4000 系列的器件只能作十進(jìn)制 BCD 碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是 2 進(jìn)制的，所以輸出表達(dá)都是16 進(jìn)制的，為了滿足 16 進(jìn)制數(shù)的譯碼顯示，最方便的方法就是利用 VHDL 譯碼程序在FPGA 或 CPLD 中實(shí)現(xiàn)。簡(jiǎn)而言之，對(duì) 共陰極來(lái)說(shuō)，公共引腳要接地，想要點(diǎn)亮某段數(shù)碼管，就在相應(yīng)的引腳加上高電平；對(duì)共陰極來(lái)說(shuō)剛好相反，公共引腳提高電平，想要點(diǎn)亮某段數(shù)碼管，就在相應(yīng)的引腳加上低電平 [9]。例如當(dāng) LED7S 輸出為 “ 1101101” 時(shí)，數(shù)碼管的 7 個(gè)段： g、 f、e、 d、 c、 b、 a 分別接 0、 0、 1，接有高電平的段發(fā)亮，于是數(shù)碼管顯示“ 5”。 用選擇信號(hào)賦值語(yǔ)句描述 ，將綜合成組合邏輯電路 。 USE 。 NUM: IN INTEGER RANGE 0 TO 15。 END。 WHEN 1=DISPLAY=”0110000”。 WHEN 3=DISPLAY=”1111001”。 WHEN 5=DISPLAY=”1011011”。 WHEN 7=DISPLAY=”1110000”。 WHEN OTHERS=DISPLAY=”0000000”。 ELSE DISPLAY=”0000000”。 END PROCESS。 值得注意的是，本程序是組合邏輯電路， PROCESS 的敏感信號(hào)參數(shù)表中一定要有NUM；否則編譯時(shí)會(huì)提示如下出錯(cuò)信息：“ Else Clause following a Clock edge must hold the state of signal ‘ Display’” 。 按鍵去抖電路 鍵盤(pán)的按鍵閉合與釋放瞬間，輸入的信號(hào)會(huì)有毛刺。防抖電路有很多種，最簡(jiǎn)單、最容易理解的就是計(jì)數(shù)法。 下面是基于計(jì)數(shù)法的防抖電路程序： LIBRARY IEEE。 ENTUTY ANTITWITTER IS PORT (CLOCK: IN STD_LOGIC。 NUMOUT: OUT INTEGER RANGE 0 TO 15)。 ARCHITECTURE BEHAVIOR OF ANTITWITTER IS SIGNAL TEMPNUM: INTEGER RANGE 0 TO 15。 SIGNAL START: STD_LOGIC。 此處沿將 15 作為無(wú)效值 NUMOUT=15。 ELSE IF NUMIN=TEMPNUM THEN 上一鍵值與此鍵值不同 TENPNUM=NUMIN。 并對(duì) 計(jì)數(shù)器清 0，準(zhǔn)備對(duì)此鍵值計(jì)時(shí) ELSE IF COUNTER31 THEN。 即確定為有效鍵值，并輸出 COUNTER= ‘0’。 END IF。 END IF。 END PROCESS。 狀態(tài)機(jī)設(shè)計(jì) 狀態(tài)機(jī)的 6 種 狀態(tài)及狀態(tài)轉(zhuǎn)移 本狀態(tài)機(jī)有 6 種狀態(tài)，分別是 WAITSTATE、 ATOB、 BTOA、 ASCORE、 BSCORE和 FINALRESULT， 其含義如表 1 所示。 12 圖 6 乒乓游戲機(jī)狀態(tài)轉(zhuǎn)移圖 狀態(tài)機(jī) /球臺(tái)控制程序 狀態(tài)機(jī)是種很重要的時(shí)序電路，也是本設(shè)計(jì)的核心部件 。本次設(shè)計(jì)中狀態(tài)機(jī)的符號(hào)如圖 7 所示 。 此狀態(tài)機(jī)由兩個(gè)進(jìn)程構(gòu)成 ，狀態(tài)機(jī)的輸入 /輸出引腳的作用如表 2 所 示。 13 表 2 輸入 /輸出引腳的作用 引 腳 作 用 CLK 10Hz 的時(shí)鐘，可由系統(tǒng)時(shí)鐘分頻得到。 RESET 復(fù)位鍵，比賽重新開(kāi)始，記分器清 0 STARTA、 STARTB A 和 B 雙方的開(kāi)始的開(kāi)球鍵 HITA、 HITB A 和 B 雙方的擊球鍵 (可以將其與開(kāi)球鍵合并 ) CLEAR 將記分器清 0(給記分器的控制信號(hào) ) INCREASEA 、 INCREASEB 分別為 A、 B 雙方的加分信號(hào) (給記分器的控制信號(hào) ) SCOREAL[3..0]SCOREAH[3..0] SCOREBL[3..0]SCOREBH[3..0] SCOREA、 SCOREB A、 B 雙方的分?jǐn)?shù) (由記分器給出 ) LIGHT[4..0] 接 5 個(gè)發(fā)光二極管 AWIN、 BWIN 分別接發(fā)光二極管，表示 A 或 B 方勝出 狀態(tài)機(jī)的程序如下： LIBRARY IEEE。 USE 。 RESET: IN STD_LOGIC。 SCOREA, SCOREB: IN INTEGER RANGE 0 TO 21。 TABLELIGHT: OUT STD_LOGIC_VECTOR (0 TO 4)。 END。 14 SIGNAL STATE: STATE_TYPE。 BEGIN PROCESS (CLK， RESET) BEGIN IF RESET=39。 THEN 按下復(fù)位鍵，比賽開(kāi)始 STATE=WAITSTATE。139。039。039。039。039。039。 比賽結(jié)束 ELSE IF STARTA=39。THEN 如果 A 開(kāi)球 STATE=ATOB。 A 方第一個(gè)燈點(diǎn)亮 ELSE IF STARTB=39。THEN 如果 B 開(kāi)球 (A、 B 開(kāi)球有 定的優(yōu)先級(jí)區(qū)別 STATE=BTOA。 B 方第一個(gè)燈亮 ELSE STATE=WAITSTATE。 END IF。 WHEN ATOB= 球從 A 向 B 移動(dòng)的過(guò)程 IF HITB=39。THEN