【正文】 egrity, the most important thing is FIFO clock system , the focus of this paper is designed based on FIFO SCI module. Keyword： DSP 。 SCI FIFO 。 基于 TMS320F2812 的 DSP 最小系統(tǒng)設(shè)計(jì) ................................ 錯(cuò)誤 !未定義書簽。 參考文獻(xiàn) .................................................................................................................... 26 1 第一章 緒 論 引言 串口是計(jì)算機(jī)上一種非常通用通信設(shè)備的協(xié)議，同時(shí)也是儀器儀表設(shè)備通用的通信協(xié)議，也還可以用來獲取遠(yuǎn)程采集設(shè)備的數(shù)據(jù)。可以在使用一根線發(fā)送數(shù)據(jù)的同時(shí)用另 一根線接收數(shù)據(jù)，它很簡單并且能夠?qū)崿F(xiàn)遠(yuǎn)距離通信。而 DSP 是一種獨(dú)特的微處理器，是以數(shù)字信號來處理大量信息的器件。再對數(shù)字信號進(jìn)行修改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它的強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度， 是最值得稱道的兩大特色。 DSP 技術(shù)的應(yīng)用：主要是在處理語音、圖像 /圖形、軍事、儀器儀表、自動(dòng)控制、醫(yī)療、家用電器和生物醫(yī)學(xué)信號處理等等方向的應(yīng)用。 第二個(gè)階段，開始與 80 年代， DSP 從概念走向了產(chǎn)品， TMS32021 所實(shí)現(xiàn)的出色性能和特性備受業(yè)界關(guān)注。 2 而 DSP 未來的發(fā)展方向主要是這幾個(gè)方面： １、數(shù)字信號處理器的內(nèi)核結(jié)構(gòu)進(jìn)一步改善，多通道結(jié)構(gòu)和單指令多重?cái)?shù)據(jù)(SIMD)、特大指令字組 (VLIM)將在新的高性能處理器中將占主導(dǎo)地位。 DSP 和高檔 CPU 的融合。 DSP 和 FPGA 的融合。從了解串口通信的概念到最后選定由 TMS320F2812 DSP 芯片來完成本次的論文設(shè)計(jì)，再基于對 TMS320F2812 芯片各個(gè)引腳的熟悉和了解，最后決定了由 TMS320F2812 的 SCI 模塊來實(shí)現(xiàn)本次論文所想要達(dá)到的目的即基于DSP串口通信的設(shè)計(jì)與實(shí)現(xiàn)。SCI 接收者和發(fā)送者皆采用雙總線模式，因?yàn)槊恳粋€(gè)皆有自己獨(dú)自的使能位和中斷位。首先了解串行通信理論的有關(guān)概念，并提出了一個(gè)既能同時(shí)進(jìn)行，又能夠 獨(dú)立進(jìn)行發(fā)送和接收操作的可行方案。故本文的重點(diǎn)又是基于 SCI 模塊的 FIFO 設(shè)計(jì)。 第二章介紹了 TMS320F2812 DSP 及 SCI口結(jié)構(gòu)與原理。 第四章為總結(jié)和展望。此外，由于器件集成了快速的中斷管理單元，使得中斷延遲時(shí)間大幅減少，滿足 了適時(shí)控制的需要。低功率設(shè)計(jì) (供電電壓只有 118V 和 313V) 。能夠?qū)崿F(xiàn) 16X16和 32X32 乘操作 ,快速的中斷操作 ,尋址程序空間可達(dá) 4M,尋址數(shù)據(jù)空間可達(dá) 4G,在 C/ C + +和匯編語言中代碼可得 到優(yōu)化 ,另外還可向下兼容 TMS320F24X/ LF240X 處理器的代碼 。 ◆ 啟動(dòng)只讀存儲(chǔ)器 ROM4K 字 ,具有軟件啟動(dòng)模式并包含標(biāo)準(zhǔn)的數(shù)學(xué)表 。 ◆ 具有很強(qiáng)的外圍通訊功能 :包括同步串行口 SPI ,通用異步串行口 SCI ,增強(qiáng)的 eCAN 和多通道緩存串行口 McBSP。此外，還提供多種自動(dòng)指令提高了程序的執(zhí)行效率，簡化了程序的開發(fā)。 C28x DSP 的內(nèi)核還支持 IQ變換函數(shù)庫，使研發(fā)人員很方便的使用便宜的定點(diǎn) DSP 來實(shí)現(xiàn)浮點(diǎn)運(yùn)算。 而 TMS320F2812串行通信接口 (SCI)是一個(gè)雙線通信異步串行通信接口。串行通信接口支持與 CPU 以及其它使用非歸零格式的異步外設(shè)之間的異步串行數(shù)字通信。為保證數(shù)據(jù)的完整性，串行通信接口對接收的數(shù)據(jù)進(jìn)行間斷檢測、奇偶性、超時(shí)和幀錯(cuò)誤檢查。 TMS320F2812的 SCI 和以往的DSP 的 SCI 相比具有兩個(gè)特點(diǎn)：一是傳送、接收都具有獨(dú)立的 FIFO；二是波特率可以自動(dòng)檢測。 F2812的 SCI模塊支持 DSP與采用 NRZ標(biāo)準(zhǔn)格式的異步 外圍設(shè)備之間進(jìn)行數(shù)字通信。 SCI的接收器和發(fā)送器各具有一個(gè) 16 級深度的 FIFOFirst in fist out 先入先出）隊(duì)列，它們還都有自己獨(dú)立的使能 5 位和中斷位，可以在半雙工 通信中進(jìn)行獨(dú)立的操作，或者在全雙工通信中同時(shí)進(jìn) 行操作。外部晶振通過PLL 模塊產(chǎn)生了 CPU 的系統(tǒng)時(shí)鐘 SYSCLKOUT，然后 SYSCLKOUT 經(jīng)過低速預(yù)定標(biāo)器之后輸出低速時(shí)鐘 LSPCLK 供給 SCI。從圖 2，我們可以清楚的看到 SCIA 可以產(chǎn)生兩個(gè)中斷， SCIRXINTA 和 SCITXINTA，即發(fā)送中斷和接收中斷。 SCI 發(fā)送數(shù)據(jù)的過程如下：如圖 3右半部分所示，在 FIFO 功能使能的情況下，首先，發(fā)送數(shù)據(jù)緩沖寄存器 SCITXBUF 從 TX FIFO 中獲取由 CPU加載的需要發(fā)送的數(shù)據(jù)，然后 SCITXBUF 將數(shù)據(jù)傳輸給發(fā)送移位寄存器 TXSHF，如 果 SCI 的發(fā)送功能使能， TXSHF 則將接收到的數(shù)據(jù)逐位逐位的移到 SCITXD 引腳上。 2 多處理器模式下具有兩種喚醒方式：空閑線方式和地址位方式。 3 通信工作于半雙工或者全雙工模式。 5 發(fā)送和接收可以通過中斷方式來實(shí)現(xiàn)，也可以通過查詢方式來實(shí)現(xiàn)。 7 SCIA 模塊具有 13 個(gè)控制寄存器，值得注意的是，這些寄存器都是 8 位的寄存器，當(dāng)某器被訪問時(shí)，數(shù)據(jù)位于低 8 位，高 8 位為 0，因此，把數(shù)據(jù)寫入高 8 位將是無效的。當(dāng)然，如果 FIFO 功能使能的話， SCIRXBUF 會(huì)將數(shù)據(jù)加載到RX FIFO 的隊(duì)列中， CPU 再從 FIFO 的隊(duì)列讀取數(shù)據(jù)。通常將 SCI的數(shù)據(jù)格式稱之為可編程的數(shù)據(jù)格式，原因就是可以通過 SCI 的通信控制寄存器 SCICCR 來進(jìn)行設(shè)置，規(guī)定通信過程中所使用的數(shù)據(jù)格式。將帶有格式信息的每一個(gè)數(shù)據(jù)字符叫做一幀。 SCI 通信控制寄存器 (SCICCR)： SCICCR 定義了 SCI 使用的字符格式、協(xié)議和通信模式，如圖 4和表 4所示。 圖 5 SCI控制寄存器 1(SCICTL1) 表 5 SCI控制寄存器 1 (SCICTL1) 的功能描述 SCI 控制寄存器 2(SCICTL2）： SCI 控制寄存器 2(SCICTL2)控制使能接收準(zhǔn)備好、間斷檢測、發(fā)送準(zhǔn)備中斷、1 STOP BITS SCI 停止位的個(gè)數(shù) 該位決定的停止位的個(gè)數(shù)， 接收器僅對一個(gè)停止位檢查 0 一個(gè)停止位 1 兩個(gè)停止位 2 PARITY 奇偶校驗(yàn)選擇位 如果 PARITY ENABLE 位被置位，則 PARITY 確定采用奇校驗(yàn)還是偶校驗(yàn) . 0 奇校驗(yàn) 1 偶校驗(yàn) 3 PARITY SCI 奇偶校驗(yàn)使能位 位 名稱 功能描述 1 RX ERR INT ENA 接收錯(cuò)誤中斷使能位 如果由于產(chǎn)生錯(cuò)誤而置位了接收錯(cuò)誤位（ SCIRXST,位 7），則置位該位使能一個(gè)接收錯(cuò)位中斷。 2 SW RESET 軟件復(fù)位位（低有效） 將 0寫入該位，初始化 SCI 狀態(tài)機(jī)和操作標(biāo)志至復(fù)位狀態(tài)。因此，系統(tǒng) 復(fù)位后，應(yīng)將該位置 1以重新使能 SCI。 9 發(fā)送器準(zhǔn)備好及空標(biāo)志，如圖 6和表 6所示。每次一個(gè)位 名稱 功能描述 1 TXRDY 發(fā)送緩沖寄存器準(zhǔn)備好標(biāo)志位 當(dāng) TXRDY 置位時(shí)，表示發(fā)送數(shù)據(jù)緩沖寄存器（ SCITXBUF）已經(jīng)準(zhǔn)備接收另一個(gè)字符。如果 SCITXBUF置位時(shí)，中斷使能位 TXINT ENA（ ）置位，將會(huì)產(chǎn)生一個(gè)發(fā)送中斷請求 。 0 禁止 RXRDY/BRKDT中斷； 1 使能 RXRDY/BRKDT中斷； 4 TX INT ENA SCITXBUF 寄存器中斷使能位 該位控制由 TXRDY 標(biāo)志位（ ）置位引起的中斷請求。每次緩沖器被讀取時(shí)，標(biāo)志位被清除。 圖 7 SCI接收器狀態(tài)寄存器 (SCIRXST) 表 7 SCI接收器狀態(tài)寄存器 (SCIRXST)功能描述 在空閑線模式下， SCI 發(fā)送或者接收一幀的數(shù)據(jù)格式如圖 3所示，其中 LSB 是數(shù)據(jù)的最低位， MSB 是數(shù)據(jù)的最高位如圖 8所示。前一個(gè)字符將會(huì)被覆蓋或丟失。丟失停止位表明沒有能夠和起始位同步，且字符幀發(fā)生了錯(cuò)誤。 0 在 SCIRXBUF中沒有新的字符； 1 準(zhǔn)備好從 SCIRXBUF中讀取字符； 5 保留 讀返回 0，寫操作沒有影響 11 圖 8 空閑線模式下 SCI幀的數(shù)據(jù)式 具體的定義如圖 3所示的這些數(shù)據(jù)格式的寄存器是通信控制寄存器 SCICCR，其內(nèi)容如圖 4所示。 圖 9 SCI通信控制寄存器 SCICCR 使用 SCICCR 進(jìn)行數(shù)據(jù)格式編程如表 8所示 ： 表 8 SCICCR數(shù)據(jù)編程 空閑線模式中數(shù)據(jù)格式里沒有額外的地址位，在處理 10個(gè)字節(jié)以上的數(shù)據(jù)塊時(shí)比地址位模式更為有效，被應(yīng)用于典型的非多處理器 SCI 通信場合。 SCI 通信波特率 TMS320F2812的每個(gè) SCI 都具有兩個(gè) 8位的波特率寄 存器 ,SCIHBAUD 和SCILBAUD，通過編程 ,可以實(shí)現(xiàn)達(dá) 64K 不同的速率。 //選擇數(shù)據(jù)長度，為 8 個(gè)數(shù)據(jù)位 =1。 //在開啟極性功能的前提下，該位值為 0 時(shí)選擇偶極性，值為 1時(shí)選擇奇極性 =0。 18 ??? SCILS PCLKBRR 12 因此 (2) 其中 BRR=波特率選擇寄存 器中的值，從十進(jìn)制轉(zhuǎn)換成十六進(jìn)制后，高 8位賦值給 SCIHBAUD ，低 8 位賦值給SCILBAUD。 SCI FIFO 描述 1. 復(fù)位：在上電復(fù)位時(shí) ， SCI工作在標(biāo)準(zhǔn) SCI模式，禁止 FIFO功能。 2. 標(biāo)準(zhǔn) SCI：標(biāo)準(zhǔn) F24xSCI模式， TXINT/RXINT 中斷作為 SCI的中斷源。在任何操作狀態(tài)下 SCIRST都可以復(fù)位 FIFO模式。 5. 中斷： FIFO模式有兩個(gè)中斷，一個(gè)是發(fā)送 FIFO中斷 TXINT，另一個(gè)是接收 FIFO中斷 RXINT 。標(biāo)準(zhǔn) SCI 的 TXINT 將被禁止，該中斷將作為 SCI發(fā)送 FIFO中斷使用。標(biāo)準(zhǔn) SCI的一個(gè)字的發(fā)送緩沖器作為發(fā)送 FIFO和移位寄存器間的發(fā)送緩沖器。在使能 FIFO后，經(jīng)過一個(gè)可選擇的延遲（ SCIFFCT）， TXSHF被直接裝載而不使用 TXBUF。 FFTXDLY（ 70）確定延遲的 SCI波特率時(shí)鐘周期數(shù)， 8位寄存器可以定義 0個(gè)波特率時(shí)鐘周期的最小延遲到 256個(gè)波特率始終周期的最大延遲。當(dāng)選擇 256個(gè)波特率時(shí)鐘延遲時(shí)， SCI模塊工作在最大延遲模式， FIFO移出的每個(gè)數(shù)據(jù)字之間有 256個(gè)波特率時(shí)鐘延遲。 ：發(fā)送和接收 FIFO都有狀態(tài)位 TXFFST或 RXFFST(位 120)，這些狀態(tài)位顯示當(dāng)前 FIFO內(nèi)有用數(shù)據(jù)的個(gè)數(shù)。一旦這些位被設(shè)置為 1，則 FIFO從開始運(yùn)行。接收 FIFO的默認(rèn)觸發(fā)優(yōu)先級為 0x11111，發(fā)送 FIFO的默認(rèn)觸發(fā)優(yōu)先級為 0x00000。 FIFO模式下 SCI中斷的操作和配置如圖 10所示： 14 圖 10 SCI FIFO 中斷標(biāo)志和使能邏輯位 大多數(shù)的 SCI硬件模塊不支持自動(dòng)波特率檢測 ,而在 TMS320F2812處理器上 , 增強(qiáng)功能的 SCI模塊硬件支持自動(dòng)波特率檢測邏輯和發(fā)送 /接受 FIFO操作。 16字的 FIFO可極大減少通信中斷次數(shù)以提高通信速率。計(jì)算機(jī)端利用串口調(diào)試助手實(shí)現(xiàn)接收顯示 , 將其設(shè)置成與 DSP 相同的波特 率、有無校驗(yàn)位、數(shù)據(jù)位長度、停止位長度以及數(shù)據(jù)位數(shù)即可正常顯示收 / 發(fā)數(shù)據(jù)。將某一個(gè)時(shí)鐘域中的數(shù)據(jù)安全地傳送到另一個(gè)時(shí)鐘域中 ,需要多異步時(shí)鐘設(shè)計(jì)技術(shù)。根據(jù)這個(gè)特點(diǎn) ,設(shè)計(jì)者可以使用一個(gè)計(jì)數(shù)器來記錄 FIFO的使用情況 ,并把計(jì)數(shù)器的值作為產(chǎn)生 FIFO狀態(tài)信號的判據(jù)。當(dāng)計(jì)數(shù)器的值達(dá)到 FIFO的最大深度時(shí) , FULL信號有效。異步 FIFO的空滿信號只有通過比較讀寫指針來生成。當(dāng) FIFO執(zhí)行寫操作的時(shí)候 ,首先 ,將數(shù)據(jù)寫入指針指向的存儲(chǔ)地址 。 為了保證異步 FIFO 設(shè)計(jì)的安全性和正確性 ,需要注意以下幾點(diǎn) : (1) 在設(shè)計(jì)指針控制邏輯的時(shí)候 ,所設(shè)計(jì)出的指針控制邏輯能夠