eda課程設(shè)計_基于fpga的任意波形發(fā)生器-在線瀏覽
2024-10-29 16:57本頁面
【正文】 本文主要探索了應(yīng)用 FPGA 靈活可重復(fù)編程和方便在系統(tǒng)重構(gòu)的特性，以Verilog HDL 為設(shè)計語言，運用 QuarrtusII 軟件，將硬件功能以軟件設(shè)計來描述，提高了產(chǎn)品的集成度，縮短開發(fā)周期。所設(shè)計的波形發(fā)生器可產(chǎn)生正弦波（ sina_wave）、鋸齒波（ swat_wave）、矩形波（ squr_wave）、三角波（ trig_wave）四種信號，能夠?qū)崿F(xiàn)信號的轉(zhuǎn)換并 且頻率可調(diào)； 關(guān)鍵字 ： 任意波形發(fā)生器 FPGA Verilog HDL QuartusII 綜合實踐 II Abstract This paper explored the application of flexible and reprogrammable FPGA and convenience features in the system reconfiguration to Verilog HDL design language, the hardware functions to software design to describe and improve the integration of products and shorten the development cycle. Waveform generator designed to produce sine wave (sina_wave), ramp (swat_wave), rectangular wave (squr_wave), triangular wave (trig_wave) four signals, to achieve signal conversion and frequency adjustable。我們設(shè)計了一種基于 FPGA 芯片的任意波形發(fā)生器，充分利用了FPGA 強大的邏輯功能，實現(xiàn)了利用單片 FPGA 芯片控制整個系統(tǒng)的方案 。任意波形發(fā)生器的主要功能包括： （ 1）函數(shù)發(fā)生功能 基礎(chǔ)實驗中，為了驗證電路功能、穩(wěn)定性和可靠性，需要給它施加理想波形，任意波形發(fā)生器能替代函數(shù)發(fā)生器提供正弦波、方波、三角波、鋸齒波等波形，還具有各種調(diào)制和掃頻能力。 （ 2）任意波形生成 運行在實際電子環(huán)境中的設(shè)備，由于各種干擾的存在以及環(huán)境的變化，實際電路中往往存在各 種信號缺陷和瞬變信號，例如過脈沖、尖峰、阻尼瞬變、頻率突變等。 （ 3）信號還原功能 在一些軍事、航空等領(lǐng)域，有些電路運行環(huán)境很難估計，在設(shè)計完成之后，在現(xiàn)實環(huán)境中還需要更進一步的實驗驗證，而有些實驗的成本很高或者風險性很大（如飛機試飛時發(fā)動機的運行情況），人們不可能重復(fù)作實驗來判斷所設(shè)計產(chǎn)品的可行性和穩(wěn)定性。在做一綜合實踐 2 些高耗費、高風險實驗時，可以通過數(shù)字示波器把實際中用到的實際波形記錄下來，再通過計算機接口下載 到任意波形發(fā)生器，通過任意波形發(fā)生器還原實驗中的實際波形并加到設(shè)計電路中，做進一步的實驗驗證工作。 目前市場上的任意波形發(fā)生器主要采用直接數(shù)字合成（ Direct Digital Synthesuzer， DDS）技術(shù)，這種波形發(fā)生器不僅 可以產(chǎn)生可變頻的載頻信號、各種調(diào)制信號，同時還能和計算機配合產(chǎn)生用戶自定義的有限帶寬的任意信號，可以為多種領(lǐng)域的測試提供寬帶寬、高分辨率的測試信號 [1]。 （ 2） PC 總線式 PC（ Personal Computer）總線式是將任意波形發(fā)生器板卡直接插在 PC 機的總線擴展槽或通過外部接口連接到 PC 總線上，利用 PC 機來控制任意波形發(fā)生 器的工作狀態(tài)，其優(yōu)點是可以充分利用 PC 機的軟硬件資源，在波形數(shù)據(jù)處理、波形參數(shù)修改方面，計算機有明顯的優(yōu)勢。 從發(fā)展狀況來看，國外任意波形發(fā)生器的研制及生產(chǎn)技術(shù)已經(jīng)較為成熟。 Tektronix 公司的獨立結(jié)構(gòu)任意波形發(fā)生器 AFG3000 系列功能完善，人機界面友好，操作方便，可以以多種方式連接到 PC 機上，其最高采樣率能達到 2GS/s，輸出信號最高頻率為 240MHz，任意波頻率 50MHz，并配備的強大的波形編輯軟件 ArbExpress，用戶可以方面地創(chuàng)建和編輯自己的波形。我國研制任意波形發(fā)生器是從上世紀 90 年代開始的，近年來有一批本土廠商奮起直追，并取得了可喜的成果。 以 FPGA 自身資源為基礎(chǔ)，制作一個簡易綜合電子實驗儀，具有信號源、測量儀表等功能。一片 FPGA 芯片就可以實現(xiàn)數(shù)百片甚至更多個標準數(shù)字集成電路所實現(xiàn)的系統(tǒng)。其速度快，功耗低，通用性強，特別適用于復(fù)雜系統(tǒng)的設(shè)計。 鑒于高頻疲勞試驗機控制器控制規(guī)模比較大，功能復(fù)雜，故我們在研制過程中，在傳統(tǒng)試驗機控制器的基礎(chǔ)上，通過 FPGA技術(shù)及微機技術(shù)兩者的結(jié)合，來全面提升控制器系統(tǒng)的性能，使整機的工作效率、控制精度和電氣系統(tǒng)可靠性得到了提高，且操作方便而又不乏技術(shù)的先進性。 Verilog HDL 可以用來進行各種層次的邏輯設(shè)計，也可以進行 數(shù)字系統(tǒng) 的邏輯綜合，仿真驗證和時序分析 ， Verilog HDL 進行設(shè)計最大的優(yōu)點是其工藝無關(guān)性．這使得工程師在功能設(shè)計，邏輯驗證階段可以不必過多考慮門級及工藝實現(xiàn)的具體細節(jié)，只需根據(jù)系統(tǒng)設(shè)計的要求施加不同的約束條件，即可設(shè)計出實際電路． Verilog 是由 en:Gateway Design Automation 公司于大約 1984 年開始發(fā)展?，F(xiàn)在 Cadence 對于 Gateway 公司的 Verilog 和 VerilogXL 模擬器擁有全部的財產(chǎn)權(quán)。 （ 2） 用戶定義原語（ UDP ）創(chuàng)建的靈活性。 （ 3）開關(guān)級基本結(jié)構(gòu)模型，例如 pmos 和 nmos 等也被內(nèi)置在語言中。 （ 5） 可采用三種不同方式或混合
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1