eda課程設計_基于fpga的任意波形發(fā)生器-wenkub.com
2025-08-12 16:57 本頁面
【正文】 else address=address+freq。 else address=address+1。 if(select==2) address=256。 m=freq*k。 if(address256) address=256。 else address=address+freq。 else address=address+1。 if(select==2) address=256。 m=freq*k。 if(select==3) address=384。b10,trig_wave=239。 reg[7:0] k,m。 //系統(tǒng)始終，時間應該保證 D/A 能轉(zhuǎn)換完畢 input[1:0] select。通過本設計工作，基本掌握了 Quartus II 的使用技術(shù)，進一步加深了對數(shù)字信號處理技術(shù)的理解，提高了使用可編程邏輯器件設計數(shù)字系統(tǒng)的能力和軟件編程的能力，為將來從事科研工作打下了良好的基礎。程序 實現(xiàn)的 主要功能是 ： 根據(jù)不同的波形選擇（ select[1:0]） ,來改變送入 ROM 中的地址指針 address。 波 形數(shù)據(jù)存儲 ROM 模塊 綜合實踐 10 圖 波形數(shù)據(jù)存儲 ROM 模塊 波形數(shù)據(jù)存儲 ROM 模塊個引腳說明 ： Clock： 輸入時鐘信號。該部分的實現(xiàn)框圖如下： 圖 外圍電路實現(xiàn) Wave_genTop 頂層設計 地址指針 數(shù)據(jù)存儲 ROM D/A 轉(zhuǎn)換 波形輸出 綜合實踐 9 波形發(fā)生器各個模塊設計 Wave_gen 模塊 圖 Wave_gen 模塊圖 Wave_gen 模塊各引腳說明 ： INCLK： 輸入的待測信號。 圖 1： QuarrtusII 圖標 圖 2:Quarrtus 界面 綜合實踐 8 第 3 章 方 案設計 系統(tǒng)介紹 任意波形發(fā)生器的實現(xiàn)采用模塊設計，這樣很好的利用了 QuartusII 軟件中的 LPM_ROM模塊，能夠達到最優(yōu)設計；頻率計的功能完全采用 HDL語言描述，最后的頂層文件采用模塊設計來完成。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。 * 提供 強有力的文件讀寫能力。 * Verilog HDL 還具有內(nèi)置邏輯函數(shù)，例如 amp。這些值也能夠用于與期望值比較，在不匹配的情況下，打印報告消息。 * 設計能夠在多個層次上加以描述，從開關(guān)級、門級、寄存器傳送級（ RTL ）到算法級，包括進程和隊列級。 * Verilog HDL 不再是某些公司的專有語言而是 IEEE 標準。 * Verilog HDL 中有兩類數(shù)據(jù)類型 ： 線網(wǎng)數(shù)據(jù)類型和寄存器數(shù)據(jù)類型。 （ 3）開關(guān)級基本結(jié)構(gòu)模型，例如 pmos 和 nmos 等也被內(nèi)置在語言中?，F(xiàn)在 Cadence 對于 Gateway 公司的 Verilog 和 VerilogXL 模擬器擁有全部的財產(chǎn)權(quán)。 鑒于高頻疲勞試驗機控制器控制規(guī)模比較大，功能復雜，故我們在研制過程中，在傳統(tǒng)試驗機控制器的基礎上，通過 FPGA技術(shù)及微機技術(shù)兩者的結(jié)合，來全面提升控制器系統(tǒng)的性能，使整機的工作效率、控制精度和電氣系統(tǒng)可靠性得到了提高，且操作方便而又不乏技術(shù)的先進性。一片 FPGA 芯片就可以實現(xiàn)數(shù)百片甚至更多個標準數(shù)字集成電路所實現(xiàn)的系統(tǒng)。我國研制任意波形發(fā)生器是從上世紀 90 年代開始的，近年來有一批本土廠商奮起直追，并取得了可喜的成果。 從發(fā)展狀況來看，國外任意波形發(fā)生器的研制及生產(chǎn)技術(shù)已經(jīng)較為成熟。 目前市場上的任意波形發(fā)生器主要采用直接數(shù)字合成（ Direct Digital Synthesuzer， DDS）技術(shù)，這種波形發(fā)生器不僅 可以產(chǎn)生可變頻的載頻信號、各種調(diào)制信號，同時還能和計算機配合產(chǎn)生用戶自定義的有限帶寬的任意信號，可以為多種領域的測試提供寬帶寬、高分辨率的測試信號 [1]。 （ 3）信號還原功能 在一些軍事、航空等領域，有些電路運行環(huán)境很難估計，在設計完成之后，在現(xiàn)實環(huán)境中還需要更進一步的實驗驗證，而有些實驗的成本很高或者風險性很大（如飛機試飛時發(fā)動機的運行情況），人們不可能重復作實驗來判斷所設計產(chǎn)品的可行性和穩(wěn)定性。任意波形發(fā)生器的主要功能包括： （ 1）函數(shù)發(fā)生功能 基礎實驗中，為了驗證電路功能、穩(wěn)定性和可靠性，需要給它施加理想波形，任意波形發(fā)生器能替代函數(shù)發(fā)生器提供正弦波、方波、三角波、鋸齒波等波形，還具有各種調(diào)制和掃頻能力。所設計的波形發(fā)生器可產(chǎn)生正弦波（ sina_wave）、鋸齒波（ swat_wave）、矩形波（ squr_wave）、三角波（ trig_wave）四種信號，能夠?qū)崿F(xiàn)信號的轉(zhuǎn)換并 且頻率可調(diào)； 關(guān)鍵字 ： 任意波形發(fā)生器 FPGA Verilog HDL QuartusII 綜合實踐 II Abstract This paper explored the application of flexible and reprogrammable FPGA and convenience features in the system reconfiguration to Verilog HDL design language,
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1