高速pcb設計指南之八(doc23)-經(jīng)營管理-在線瀏覽
2024-10-17 15:16本頁面
【正文】 表示信 號上升時間間隔內(nèi)電流的變化； dt表示電流的傳輸時間 (信號的上升時間 )。 IC封裝在電磁干擾控制中的作用 IC 封裝通常包括：硅基芯片、一個小型的內(nèi)部 PCB以及焊盤。小型PCB實現(xiàn)硅基芯片上的信號和電源與 IC 封裝上的對應管腳之間的連接，這樣就實現(xiàn)了硅基芯片上信號和電源節(jié)點的對外延伸。對電容 中國最大的管理資料下載中心 (收集 \整理 . 部分版權歸原作者所有 ) 第 5 頁 共 23 頁 和電感 (對應于電場和磁場 )控制的好壞在很大程度上取決于整個傳輸路徑設計的好壞。 首先看硅基芯片與內(nèi)部小電路板之間的連接方式。這種技術之所以應 用廣泛是因為硅基芯片和內(nèi)部小電路板的熱脹系數(shù)(CTE)相近。如果硅基芯片的電氣連接點直接安裝在內(nèi)部小 PCB 上的話，那么在一段相對較短的時間之后， IC 封裝內(nèi)部溫度的變化導致熱脹冷縮，這種方式的連接就會因為斷裂而失效。 采用綁定線的問題在于，每一個信號或者電源線的電流環(huán)路面積的增加將導致電感值升高。這就要求選擇使用一種特殊的 PCB 板基材料，這種材料應該具有極低的 CTE。 中國最大的管理資料下載中心 (收集 \整理 . 部分版權歸原作者所有 ) 第 6 頁 共 23 頁 一般來說，在 IC 封裝設計中，降低電感并且增大信號與對應回路之間或者電源與地之間電容是選擇集成電路芯片過程的首選考慮。 BGA封裝的 IC 芯片同任何常用的封裝類型相比具有最低的引線電感。 引線結構設計的一個重要特征是管腳的分配。 電源和地管腳應該成對分配，每一個電源管腳都應該有對應的地管腳相鄰分布，而且在這種引線 結構中應該分配多個電源和地管腳對。由于習慣上的原因，現(xiàn)在市場上的許多 IC 芯片并沒有完全遵循上述設計規(guī)則，然而 IC 設計和生產(chǎn)廠商都深刻理解這種設計方法的優(yōu)點，因而在新的 IC 芯片設計和發(fā)布時 IC 廠商更關注電源的連接。實際情況并非如此，即使思想最前衛(wèi)的 IC廠商也沒有如此分配 IC 芯片的管腳，而是采用其它折衷方法。而對于四方扁平封裝 (QFP)或者其它鷗翼 (gull wing)型封裝形式的 IC 來說，在信號組的中心放置一個信號的返回路徑是不現(xiàn)實的，即便這樣也必須保證每隔 4到 6個管腳就放置一個信號返回管腳。有的 IC 使用地管腳 (如 TTL 器件 )作為信號的返回路徑，而有的IC 則使用電源管腳 (如絕大多數(shù)的 ECL 器件 )作為信號的返回路徑，也 有的 IC同時使用電源和地管腳 (比如大多數(shù)的 CMOS器件 )作為信號的返回路徑。 IC 芯片中電源和地管腳的合理分布不僅能夠降低 EMI，而且可以極大地改善地彈反射 (ground bounce)效果。 IC 封裝中另一個需要關注的重要問題是芯片內(nèi)部的 PCB設計，內(nèi)部 PCB通常也是 IC 封裝中最大的組成 部分，在內(nèi)部 PCB設計時如果能夠?qū)崿F(xiàn)電容和電感的嚴格控制，將極大地改善設計系統(tǒng)的整體 EMI性能。更理想的情況是四層的 PCB 板，中間的兩層分別是電源和地平面層，外面的兩層作為信號的布線層。低阻抗的平面層可以極大地降低電源總線上的電壓瞬變，從而極大地改善 EMI 性能。 其它相關的 IC工藝技術問題 集成電路芯片偏置和驅(qū)動的電源電壓 Vcc 是選擇 IC 時要注意的重要問題。5V 電源電壓的 IC 芯片驅(qū)動 50Ω 傳輸線時，吸納的電流為100mA； IC 芯片驅(qū)動同樣的 50Ω傳輸線時，吸納電流將減小到 66mA； IC芯片驅(qū)動同樣的 50Ω傳輸線時，吸 納電流將減小到 36mA。低壓差分信號器件 (LVDS)的信號電壓擺幅僅有幾百毫伏，可以想象這樣的器件技術對 EMI 的改善將非常明顯。 IC 輸出級 中國最大的管理資料下載中心 (收集 \整理 . 部分版權歸原作者所有 ) 第 9 頁 共 23 頁 通過 IC 的電源管腳吸納的電流都是由電路板上的去耦網(wǎng)絡提供的。這樣將降低 “Ldi/dt”表達式中的 “L”項。一種最直接的解決方法是將所有的電源去耦都放在 IC 內(nèi)部。對于 IC 廠商來說，這不僅昂貴而且很難實現(xiàn)。目前僅有少數(shù)高端微處理器采用了這種技術，但是 IC 廠商們對這項技術的興趣正與日俱增，可以預見這樣的設計技術必將在未來 大規(guī)模、高功耗的 IC 設計中普遍應用。 傳輸線終端匹配也是影響 EMI 的重要問題。信號反射也是影響信號完整性的一個重要因素。這種技術通過減少 “Ldi/dt”中的 “di”項來達到降低 EMI的目的。檢查 IC 芯片是否采用了這樣的技術可以更加清楚 IC 的輸出阻抗。值得注意的是串聯(lián)終端匹配的IC 采用了信號轉換的反射模型。 最后，某些 IC 芯片輸出信號的斜率也受到控制。電源總線上如此大的浪涌電流勢必產(chǎn)生非常大的電壓瞬變(V=Ldi/dt)。這種技術通過提 升表達式 “Ldi/dt”中的信號上升時間 “dt”項來減小 EMI。 總之，選擇 IC 器件的一個最基本的規(guī)則是只要能夠滿足設計系統(tǒng)的時序要求就應該選擇具有最長上升時間的元器件。將有疑問的 IC 芯片安裝到一個專門設計的測試電路板上，啟動時鐘運行和高速數(shù)據(jù)操作。 第二篇 實現(xiàn) PCB高效自動布線的設計技巧和要點 盡管現(xiàn)在的 EDA工具很強大，但隨著 PCB尺寸要求越來越小，器件密度越來越高， PCB設計的難度并不小。 現(xiàn)在 PCB設計的時間越來越短，越來越小的電路板空間，越來越高的器件密度，極其苛刻的布局規(guī)則和大尺寸的元件使得設計師的工作更加困難。但專用的 EDA工具并不能產(chǎn)生理想的結果，也不能達到 100%的布通率，而且很亂，通常還需花很多時間完成余下的工作。下面是一般 中國最大的管理資料下載中心 (收集 \整理 . 部分版權歸原作者所有 ) 第 13 頁 共 23 頁 的設計過程和步驟。如果設計要求使用高密度球柵陣列 (BGA)組件，就必須考慮這些器件布線所需要的最少布線層數(shù)。板的大小有助于確定層疊方式和印制線寬度，實現(xiàn)期望的設計效果。近幾年來，多層板之間的成本差別已經(jīng)大大減小。在設計之前認真的規(guī)劃將減少布線中很多的麻煩。為完成布線任務，布線工具需要在正確的規(guī)則和限制條件下工作。每個信號類都應該有優(yōu)先級，優(yōu)先
畢業(yè)設計相關推薦
鄂ICP備17016276號-1