【摘要】17反饋放大電路反饋的基本概念與分類負(fù)反饋放大電路的四種組態(tài)負(fù)反饋對放大電路性能的影響負(fù)反饋放大電路增益的一般表達(dá)式27反饋放大電路負(fù)反饋放大電路的頻率響應(yīng)負(fù)反饋放大電路的穩(wěn)定性深度負(fù)反饋條件下的近似計(jì)算負(fù)反饋放大電路設(shè)計(jì)3反饋的基本概念與分類
2024-09-19 15:41
【摘要】 數(shù)字電子技術(shù)題目第三章 第三章組合邏輯電路一.填空題1.74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=100時(shí)，輸出Y7’Y6’Y5’Y4’Y3’Y2’Y1’...
2025-01-14 05:23
【摘要】 數(shù)字電子技術(shù)題目第四章 第四章觸發(fā)器一．填空題1.D觸發(fā)器的特征方程為。 2.JK觸發(fā)器的特征方程為。 3.觸發(fā)器有兩個(gè)穩(wěn)定的狀態(tài)，可用來存儲(chǔ)數(shù)碼和（只要電源不斷電）。 4.觸發(fā)器按其邏輯功...
2025-01-14 05:04
【摘要】第1章數(shù)字電子技術(shù)基礎(chǔ)學(xué)習(xí)要點(diǎn)：?二進(jìn)制、二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換?邏輯代數(shù)的公式與定理、邏輯函數(shù)化簡?基本邏輯門電路的邏輯功能第1章數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)（緒論）數(shù)制與編碼邏輯代數(shù)基礎(chǔ)邏輯函數(shù)的化簡邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換
2025-02-01 17:47
【摘要】第三章門電路3.1概述半導(dǎo)體二極管門電路CMOS門電路TTL電路與CMOS電路的接口退出返回主目錄TTL門電路*其它類型的MOS集成電路獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。門電路：用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單
2025-02-02 07:14
【摘要】概述5.2SR鎖存器電平觸發(fā)的觸發(fā)器第5章觸發(fā)器退出返回主目錄附：不同類型觸發(fā)器之間的轉(zhuǎn)換脈沖觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器觸發(fā)器的邏輯功能及其描述方法觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯部件。為了實(shí)現(xiàn)記憶1位二值信號的功能，觸發(fā)器
2025-02-02 15:59
【摘要】第6章時(shí)序邏輯電路概述時(shí)序邏輯電路的分析方法計(jì)數(shù)器寄存器和移位寄存器同步時(shí)序邏輯電路的設(shè)計(jì)退出返回主目錄概述1、時(shí)序電路的特點(diǎn)時(shí)序電路在任何時(shí)刻的穩(wěn)定輸出，不僅與該時(shí)刻的輸入信號有關(guān)，而且還與電路原來的狀態(tài)有關(guān)。數(shù)字邏輯電路組合邏輯電路——
2025-02-02 15:48
【摘要】掃描基本技術(shù)光學(xué)字符識別技術(shù)掃描調(diào)整掃描儀的種類、結(jié)構(gòu)和性能指標(biāo)教學(xué)實(shí)踐——掃描技術(shù)訓(xùn)練本章學(xué)習(xí)內(nèi)容掃描儀的種類、結(jié)構(gòu)和性能指標(biāo)1、掃描儀的種類和結(jié)構(gòu)掃描儀是用于將照片、底片、書刊上的影像、文字等信息轉(zhuǎn)化為數(shù)字信號并輸入計(jì)算機(jī)的裝置。（1）掃描儀的種類
2025-06-16 07:50
【摘要】本章目標(biāo)?利用Dreamweaver制作新聞網(wǎng)頁?利用Flash整合多媒體新聞利用Dreamweaver制作新聞網(wǎng)頁
2025-02-18 10:22
【摘要】2011數(shù)字電子技術(shù)基礎(chǔ)試題（一）一、填空題:（每空1分，共10分）1．()10=()2=()16。2.邏輯函數(shù)L=+A+B+C+D=。3.三態(tài)門輸出的三種狀態(tài)分別為：、和。4.主從型JK觸發(fā)器的特性方程=。5.用4個(gè)觸發(fā)器可以存儲(chǔ)位二進(jìn)制數(shù)。6.存儲(chǔ)容量為4K215。8位的RAM
2025-07-23 17:32
【摘要】一、設(shè)計(jì)基本步驟和方法1、基本步驟：整個(gè)設(shè)計(jì)過程大致可以分為以下幾個(gè)階段：⑴、方案設(shè)計(jì)-----根據(jù)設(shè)計(jì)任務(wù)書給定的技術(shù)指標(biāo)和條件，初步設(shè)計(jì)出完整的電路（這一階段又稱為“預(yù)設(shè)計(jì)”階段）。這一階段的主要任務(wù)是準(zhǔn)備好實(shí)驗(yàn)文件，其中包括：畫出方框圖；畫出構(gòu)成框圖的各單元的邏輯電路圖；畫出整體邏輯圖；提出元器件清單；畫出各元件之間的連接圖。要完成這一階段的任務(wù)
2025-05-13 00:51
【摘要】第七章數(shù)學(xué)形態(tài)學(xué)及其應(yīng)用第七章數(shù)學(xué)形態(tài)學(xué)及其應(yīng)用第七章數(shù)學(xué)形態(tài)學(xué)及其應(yīng)用基本思想：用具有一定形態(tài)的結(jié)構(gòu)元素去量度和提取圖像中的對應(yīng)形狀以達(dá)到對圖像分析和識別的目的。第一節(jié)概述數(shù)學(xué)基礎(chǔ)和所用語言：集合論，因此它具有完備的數(shù)學(xué)基礎(chǔ)，這為形態(tài)學(xué)用于圖像分析和處理、形態(tài)濾波器的特性分析和系統(tǒng)設(shè)計(jì)奠定了
2025-07-16 17:30
【摘要】第七章可編程邏輯器件?PLD由邏輯單元、互連線單元、輸入/輸出單元組成，各單元的功能及相互連接關(guān)系都可經(jīng)編程設(shè)置。借助EDA（ElectronicDesignAutomation）工具軟件，PLD可為數(shù)字系統(tǒng)設(shè)計(jì)者提供靈活而強(qiáng)大的處理能力。?PLD從早期的小規(guī)模PLD（PROM、PLA、PAL、GAL）發(fā)展起，現(xiàn)已發(fā)展成
2025-03-03 19:27
【摘要】第六章時(shí)序邏輯電路教學(xué)內(nèi)容§概述§時(shí)序邏輯電路的分析方法§若干常用的時(shí)序邏輯電路§時(shí)序邏輯電路的設(shè)計(jì)方法教學(xué)要求一.重點(diǎn)掌握的內(nèi)容：（1）時(shí)序邏輯電路的概念及電路結(jié)構(gòu)特點(diǎn)；（2）同步時(shí)序電路的一般分析方
2024-09-25 22:27
【摘要】EXIT緒論概 述第1章 緒 論數(shù)制與碼制本章小結(jié)EXIT緒論主要要求：了解數(shù)字電路的特點(diǎn)和分類。了解脈沖波形的主要參數(shù)?！「拧∈鯡XIT緒論模擬電路電子電路分類數(shù)字電路傳遞、處理模擬信號的電子電路傳遞、處理數(shù)字信號的電子電路數(shù)字信號時(shí)間上和幅度上都斷續(xù)變化的信號模擬信號
2025-02-01 17:53
鄂ICP備17016276號-1