【正文】 （主機 — 發(fā)送器）發(fā)送數(shù)據(jù)到微控制器 B（從機 — 接收器） ? 微控制器 A 終止傳輸 2)如果微控制器 A 想從微控制器 B 接收信息： ? 微控制器 A（主機）尋址微控制器 B（從機） ? 微控制器 A（主機 — 接收器）從微控制器 B（從機 — 發(fā)送器）接收數(shù)據(jù) ? 微控制器 A 終止傳輸 由于 I178。此時，任何被尋址的器件都被認為是從機。除了發(fā)送器和接收器外，器件在執(zhí)行數(shù)據(jù)傳輸時也可以被看作是主機或從 機。 連接到 I178。C 總線支持任何 IC 生產(chǎn)工藝 ,兩線――串行數(shù)據(jù)線 SDA 和串行時鐘線SCL 都是雙向線路 ,在連接到總線的器件間傳遞信息。C 總線的概念 6 I178。C 總線的規(guī)范之中。而如果有不同時鐘速度的器件連接到總線，則必須定義總線的時鐘源。系統(tǒng)不能基于所連接的器件，否則無法進行修改 或改進。串行總線的器件之間的通訊必須有某種形式的協(xié)議以避免所有的數(shù)據(jù)遺失、妨礙信息及錯亂的可能性。C 總線規(guī)范的產(chǎn)生 對于面向 8 位的數(shù)字控制應(yīng)用來說，需要建立如下一些設(shè)計標準： 1. 一個完整的系統(tǒng)通常由至少一個微控制器和其他外圍器件 2. 系統(tǒng)中不同器件的連接成本必須最小 3. 執(zhí)行控制功能的系統(tǒng)不要求高速的數(shù)據(jù)傳輸 4. 總的效益由選擇的器件和互連總線結(jié)構(gòu)的種類決定 系統(tǒng)滿足這些標準需要串行的總線結(jié)構(gòu)，雖然串行總線的數(shù)據(jù)傳輸速度無法與并行總線相比，但它們只要很少的配線和 IC 連接管腳。C 總線規(guī)范 第一節(jié) I178。C Slave Controller 進行仿真驗證。C Slave Controller的規(guī)范設(shè)計 ，第三章講述了 I178。 本文第一章講述的是 I178。C Slave Controller 的問題， 并搭建一套仿真環(huán)境，用 ModelSim SE 對所設(shè)計的 IP 進行仿真，驗證該 IP 能夠?qū)崿F(xiàn)其功能，能夠與 I178。Verilog HDL 語言提供非常簡潔、可讀性很強的句法，使用 Verilog HDL語言已經(jīng)成功地設(shè)計了許多大規(guī)模的硬件。 而另一方面由于如今集成電路大規(guī)模、高密度、高速度的需求，芯片的集成度和設(shè) 計的復(fù)雜度都大大增加，芯片的集成密度已達到一百萬個晶體管以上，使電子設(shè)計愈來愈復(fù)雜。C 總線。為了使這些相似之處對系統(tǒng)設(shè)計者和器件廠商都得益，而且使硬件效益最大電路最簡單， Philips 開發(fā)了一個簡單的雙向兩線總線，實現(xiàn)有效的 IC 之間控制。C slave controller RTL code and testbench have been designed in Verilog HDL, It is verified by simulations using Modelsim. Keywords: I178。C bus specificaiton and the I178。C Bus which Philips developed is a simple bidirectional 2wire bus for efficient interIC control. All I178。 關(guān)鍵詞： I178。C 和 wishbone總線協(xié)議 , 通過設(shè)計一個基于片上系統(tǒng)的 Wishbone總線的 I2C控制器核心與帶外設(shè)的 I2C總線相連接，以達到總線互聯(lián) 。 它的 優(yōu)勢是處理器核與外設(shè)共享總線。 Wishbone 總線最先是由 Silicon 公司提出，它通過在 IP 核之間建立一個通用接口完成互連。C 總線通訊。C 總線是一個簡單的雙向兩線總線，能實現(xiàn)有效的 IC 之間控制 , 所有符合 I178。C Slave Controller 仿真 39 第一節(jié) ModelSim SE 介紹 39 第二節(jié) 使用 ModelSim SE 進行仿真與驗證 40 總結(jié) 50 致謝 51 參考文獻 52 2 論文題目 I178。C Slave Controller 的 RTL 級代碼 23 第三節(jié) I178。C Slave Controller 設(shè)計方案 18 第一節(jié) 概述 18 第二節(jié) 框架圖 18 第三節(jié) 引腳設(shè)置與描述 18 第四節(jié) 功能描述 19 第五節(jié) 傳輸時序圖 21 第三章 I178。C 總線規(guī)范 5 第一節(jié) I178。 SHANGHAI UNIVERSITY 畢業(yè)設(shè)計（論文） UNDERGRADUATE PROJECT (THESIS) 題 目 : I178。C Slave Controller 學 院 理學院 專 業(yè) 微電子學 學 號 學生姓名 指導(dǎo)教師 起訖日期 20xx 年 3 月至 6 月 1 目 錄 摘要 2 ABSTRACT 3 緒論 4 第一章 I178。C 總線的基本概念 5 第二節(jié) 傳輸與仲裁 7 第三節(jié) 7 位地址格式 13 第二章 I178。C Slave Controller RTL 級 Verilog 代碼設(shè)計 22 第一節(jié) Verilog HDL 介紹 22 第二節(jié) I178。C Slave Controller 的驗證程序 30 第四章 I178。C Slave Controller 摘要 Philips 開發(fā)的 I178。C 總線的器件組合了一個片上接口，使器件之間直接通過 I178。因而解決了很多在設(shè)計數(shù)字控制電路時遇到的接口問題?？?以用于在軟核、固核以及硬核之間進行互聯(lián)。 本文介紹了 I178。再 從 I2C 總線入手，通過 Verilog語言對其寄存器堆的 讀寫操作 進行編譯 并 編寫測試代碼，使用 ModelSim 軟件進行仿真驗證 ， 對設(shè)計的 I2C 控制器 進行波形 仿真，驗證了各個模塊的功能和工作狀態(tài)，仿真了執(zhí)行過程和波形輸出的情況。C 總線、 Verilog HDL、 RTL、仿 真 3 ABSTRACT The I178。C bus patible devices incorporate an onchip interface which allows them to municate directly with each other via the I2Cbus. This design concept solves the many interfacing problems encountered when designing digital control circuits. The paper inroduces the basic knowledge of I178。C slave controller specification. The I178。C Bus、 Verilog HDL、 RTL 、 Simulation 4 緒論 說明 在消費者電子電訊和工業(yè)電子中，看上去不相關(guān)的設(shè)計里經(jīng)常有很多相似的地方。這個總線就稱為 Inter IC 或 I178。這個設(shè)計概念解決了很多在設(shè)計數(shù)字控制電路時遇到的接口問題，使設(shè)計人員和廠商都得益。為使如此復(fù)雜的芯片變得易于人腦的理解，用一種高級語言來表達其功能性而隱藏具體實現(xiàn)的細節(jié)是很必要的 萬門以上的設(shè)計需要制定一套新的方法就是采用硬件描述語言。 本文主要介紹并討論使用 Verilog HDL 語言 設(shè)計出一個通用性較強的I178。C Master Controller 進行正確的數(shù)據(jù)傳輸。C 總線規(guī)范，第二章講述了 I178。C Slave Controller 的 RTL 級設(shè)計，第四章則對所設(shè)計 I178。 5 第一章 I178。C 總線的基本概念 一、 I178。而總線除了包括互連線以外，還包含系統(tǒng)通訊的所有格式和過程。快速器件必須能和慢速器件通訊。應(yīng)當設(shè)計一個過程決定哪些器件何時可以控制總線。以上所有這些標準都在 I178。 二、 I178。C總線術(shù)語的定義： ? 發(fā)送器 : 發(fā)送數(shù)據(jù)到總線的器件 ? 接收器 : 從總線接收數(shù)據(jù)的器件 ? 主機 : 初始化發(fā)送產(chǎn)生時鐘信號和終止發(fā)送的器件 ? 從機 : 被主機尋址的器件 ? 多主機 : 同時有多于一個主機嘗試控制總線但不破壞報文 ? 仲裁 : 是一個在有多個主機同時嘗試控制總線但只允許其中一個控 制總線并 使報文不被破壞的過程 ? 同步 : 兩個或多個器件同步時鐘信號的過程 I178。 SDA 和 SCL 都是通過一個電流源或著上拉電阻連接到正的電源電壓，當總線空閑時這兩條線路都是高電平，連接到總線的器件輸出級必須是漏極開路或集電極開路才能執(zhí)行線與的功能。C 總線上的每個器件都有一個唯一的地址識別，而且都可以作為一個發(fā)送器或接收器。主機是初始化總線的數(shù)據(jù)傳輸并產(chǎn)生允許傳輸?shù)臅r鐘信號的器件。 I178。C 總線是一個多主機的總線。為了避免由此產(chǎn)生混亂，發(fā)展出一個仲裁過程。C 總線接口到I178。如果兩個或多個主機嘗試發(fā)送信息到總線，在其他主機都產(chǎn)生“ 0 ”的情況下首先產(chǎn)生一個“ 1” 的主機將丟失仲裁。C 總線上數(shù)據(jù)的傳輸速率在標準模式下可達 100kbit/s ，在快速模式下可達 400kbit/s ，在高速模式下可達 。 第二節(jié) 傳輸與仲裁 由于連接到 I178。每傳輸一個數(shù)據(jù)位就產(chǎn)生一個時鐘脈沖。數(shù)據(jù)線的高或低電平狀態(tài)只有在 SCL 線的時鐘信號是低電平時才能改變（見圖 1）。C 總線中唯一出現(xiàn)的是被定義為起始（ S）和停止（ P）條件（見圖2）。在起始條件后總線被認為處于忙碌的狀態(tài)。如果產(chǎn)生重復(fù)起始（ Sr）條件而不產(chǎn)生停止條件，總線則會一直處于忙碌