【正文】 比特有關(guān)，而且與前 N1 個輸入組的信息比特有關(guān)。 2 卷積編碼器 卷積碼的概述 卷積碼是一種性能優(yōu)越的信道編碼。設(shè)計使用了 VHDL 語言，經(jīng)過了在芯片上的驗證試驗，并成功應(yīng)用到了擴頻通信系統(tǒng)中。原因是通過 VHDL 描述的硬件系統(tǒng)“軟核”便于存檔，程序模塊的移植和 ASIC 設(shè)計源程序的交付更為方便。利用 EDA 技術(shù)提供的方法可以很方便地解決卷積碼電路和參數(shù)不能改變等問題。值得注意的是，卷積碼不象分組碼，較大的最小距離和低錯誤概率不是通過增加 k 和 n 實現(xiàn)的，而是通過增加存儲器階數(shù) m實現(xiàn)的。通常， n 和 k 都是比較小的整數(shù)， k＜ n，信息序列被分成長度為k 的分組，碼字（ codeword）被分成長度為 n 的分組。 卷積碼與分組碼不同，其編碼器具有記憶性，即編碼器的當前輸出不僅與當前輸入有關(guān)，還跟以前時刻的輸入有關(guān)。 1963 年， Massey 提出了一個效率不高、但易于實現(xiàn)的譯碼方法 門限譯碼，這使得卷積碼大量應(yīng)用于衛(wèi)星和無線信道的數(shù)字傳輸中。 1967年 Viterbi 譯碼算法的提出，使卷積碼成為信道編碼中最重要的編碼方式之一。s easier to encoder, the colleague it has strong ability of the error correction. Along with the error correction coding theory study unceasingly thorough, the practical application of convolution code more and more widely. Convolution code as a munication system important coding method, with its good coding performance, reasonable decoding way, has been widely used. In this paper the convolution code encoder based on the principle of are given, and the (3,1,2) convolution encoder design, in Quartus Ⅱ VHDL environment, and download the waveform simulation to EPF10K10LC84three to the test and the results show the correctness and rationality of the encoder. Key words: Convolution code encoder QuartusⅡ The simulation VHDL 目 錄 1 前 言 ................................................................................................................ 1 2 卷積編碼器 ........................................................................................................... 1 卷積碼的概述 ................................................................................................ 1 卷積碼編碼的概念 ........................................................................................ 2 卷積編碼 ............................................................................................. 3 卷積碼的樹狀圖 ................................................................................. 3 卷積碼的網(wǎng)格圖 ................................................................................. 4 3 EDA 技術(shù)以及輔助工具的介紹 .................................................................... 4 EDA 技術(shù)概述 .............................................................................................. 5 EDA 技 術(shù)的概述 ................................................................................ 5 EDA 技術(shù)的發(fā)展趨勢 ........................................................................ 5 EDA 設(shè)計方法及工具軟件 ................................................................ 5 VHDL 語言的介紹 ....................................................................................... 6 VHDL 語言介紹 ................................................................................. 6 VHDL 語言特性、功能與特點 ......................................................... 6 EDA 工具 QUARTUSⅡ ............................................................................. 7 QUARTUSⅡ的簡介 .......................................................................... 7 QUARTUSⅡ的應(yīng)用簡介 .................................................................. 8 4 改變卷積編碼器的參數(shù)仿真以及結(jié)論 ..................................................... 12 不同回溯長度對卷積編碼器性能的影響 .................................................. 12 不同碼率對卷積編碼器誤碼性能的影響 .................................................. 13 不同約束長度對卷積編碼器的誤 碼性能影響 .......................................... 14 5 卷積碼編碼器的 VHDL 設(shè)計 與仿真 ........................................................ 15 VHDL 設(shè)計的優(yōu)點與設(shè)計方法 .................................................................. 15 卷積碼編碼器的 VHDL 實現(xiàn) .................................................................... 15 卷積編碼器頂層建模的 VHDL 描述 .............................................. 15 結(jié) 論 .................................................................................................................. 17 謝 辭 .................................................................................................................. 19 參考文獻 .................................................................................................................. 20 大連交通大學(xué)信息工程學(xué)院 2021 屆本科生畢業(yè)設(shè)計（論文） 1 1 前 言 隨著現(xiàn)代通信的發(fā)展，高速信息傳輸和高可靠性傳輸成為信息傳輸?shù)膬蓚€主要方面，而可靠性尤其重要。在闡述卷積碼編碼器基本工作原理的基礎(chǔ)上，給出了（ 3,1,2）卷積編碼器的 VHDL 設(shè)計，在 QuartusⅡ 環(huán)境下進行了波形仿真，并下載到 EPF10K10LC843 上進行了驗證，其結(jié)果表明了該編碼器的正確性和合理性。隨著糾錯編碼理論研究的不斷深入，卷積碼的實際應(yīng)用越來越廣泛。 卷積碼是一種性能優(yōu)越的信道編碼。 畢 業(yè) 設(shè) 計 (論 文 ) 題 目 基于 EDA 技術(shù)的卷積碼編碼器的設(shè)計